초저전력 8점 DCT 근사와 하드웨어 구현

본 논문은 8점 DCT(Discrete Cosine Transform)의 연산 복잡도를 획기적으로 낮추는 새로운 근사 변환들을 제안하고, 이를 프루닝(pruning) 기법과 결합해 하드웨어 구현까지 수행한 종합 연구이다. 서론에서는 JPEG, H.265/HEVC 등 최신 영상 코덱에서 DCT가 차지하는 핵심적인 역할과, 정확 DCT 구현이 곱셈 중심의 높은 연산 비용을 요구한다는 문제점을 제시한다. 이러한 배경에서 저복잡도 정수 근사 DCT가 연구되어 왔으며, 본 연구는 기존 근사 방법들(SDCT, BAS‑2008/2009/2013, RDCT, MRDCT, WHT 등)을 검토하고, 이들을 프루닝하여 더욱 경량화한다. 2절에서는 DCT와 그 근사 형태를 수학적으로 정리한다. 정확 DCT는 정규화 행렬 C와 직교성에 기반한 변환이며, 근사 DCT는 저복잡도 행렬 T와 스케일링 대각 행렬 S의 곱 ˆC = S·T 로 표현된다. 프루닝은 C 또는 T의 하위 행을 제거해 K×8(또는 K×K) 부분 행렬을 만든다. 여기서 K는 보존하고자 하는 저주파 계수의 개수이며, 일반적으로 K≤8이다. 프루닝된 근사 행렬 ˆC_K = S_K·T_K 로 정의하고, S_K는 (T_K·T_Kᵀ)⁻¹의 대각 원소를 이용해 반직교성을 유지한다. 3절에서는 제안된 프루닝 근사들의 연산 복잡도와 성능을 정량적으로 평가한다. 모든 근사 변환은 곱셈 없이 덧셈·비트 시프트만으로 구현 가능하므로, 복잡도는 추가 연산 수로 측정한다. 특히 MRDCT는 K=1~8 구간에서 가장 적은 연산을 요구하며, K에 따라 A₁D(T_K)=K+6, A₂D(T_K)=K²+¼K+48/8 로 간단히 표현된다. 표 2와 그림 1을 통해 각 K값별 연산 수와 프루닝 구조를 시각화한다. 에너지 보존 측면에서는 50개의 512×512 8‑bit 그레이스케일 이미지에 대해 8×8 블록 단위로 프루닝 근사를 적용하고, 변환 후 에너지 비율을 계산했다. 결과는 K가 증가함에 따라 보존 에너지가 95 %에서 100 %까지 상승했으며, K=4~5 구간에서도 97 % 이상을 유지해 압축 효율을 크게 저해하지 않음을 보여준다. 이는 고주파 성분이 양자화 단계에서 거의 사라지는 실제 코덱 상황과 일치한다. 하드웨어 구현에서는 프루닝된 MRDCT를 systolic-array 형태로 설계하고, 두 가지 플랫폼에 매핑했다. FPGA 구현에서는 Xilinx 장치를 사용해 LUT·FF 사용량이 기존 DCT 대비 30 % 이하로 감소했고, 최대 클럭 주파수는 250 MHz 이상을 달성했다. ASIC 구현에서는 45 nm CMOS 공정으로 설계해 면적, 전력, 지연을 모두 개선했으며, 전력 소모는 21 %~25 % 감소했다. 또한 성능‑복잡도 통합 지표(FOM)를 도입해, MRDCT(K=5)가 전체적으로 가장 높은 효율을 보였음이 입증되었다. 결론적으로, 프루닝 기법을 적용한 저복잡도 DCT 근사는 연산량과 전력 소모를 크게 낮추면서도 이미지 압축 품질을 크게 손상시키지 않는다. 특히 MRDCT 기반 프루닝은 하드웨어 설계에서 높은 효율성을 제공해 저전력 임베디드 비전, 무선 센서 네트워크, 모바일 영상 코덱 등 다양한 실시간 영상 처리 응용에 바로 적용 가능하다.