문턱전압 기반 스위치를 이용한 다기능 가시성 회로

초록

본 논문은 트랜지스터의 문턱 전압을 이용해 스위치를 구현하고, 이를 통해 NAND, AND, NOR, OR, XOR, XNOR, INV, BUF 등 8가지 논리 기능을 하나의 셀에 통합한다. 문턱 전압에 따라 회로가 물리적으로와 논리적으로 변조되어 리버스 엔지니어링 및 IP 도용을 방어하며, 정상 전압 동작과 기존 신뢰성 한계를 유지한다. 또한 제조 단계에서 설계 개인화를 가능하게 한다.

상세 분석

이 연구는 반도체 공급망 보안 위협이 급증하는 상황에서, 트랜지스터 레벨의 물리적 난수성을 활용한 새로운 회로 위장 기법을 제시한다. 핵심 아이디어는 NMOS와 PMOS 트랜지스터의 문턱 전압(Vth)을 설계 단계에서 의도적으로 변조하여, 동일한 레이아웃이지만 전압 특성에 따라 전류 흐름이 달라지게 하는 것이다. Vth가 낮은 트랜지스터는 ‘ON’ 상태를 유지하고, 높은 Vth를 가진 트랜지스터는 ‘OFF’에 가깝게 동작한다. 이러한 스위치를 논리 게이트 내부에 배치하면, 동일한 물리적 패턴이 NAND, AND, NOR, OR, XOR, XNOR, INV, BUF 등 다양한 기능을 수행하도록 프로그래밍할 수 있다.

보안 측면에서, 공격자는 레이아웃만을 보고는 실제 동작을 추론하기 어렵다. 전통적인 RE 기법은 레이어별 도핑 농도나 금속 배선을 분석하지만, Vth 차이는 물리적 이미지에 드러나지 않는다. 따라서 회로를 복제하거나 변조하려는 시도는 설계 의도와 일치하지 않는 Vth 값을 재현해야 하는 높은 장벽에 부딪힌다. 또한, 논리 수준에서도 동일한 셀 구조가 여러 기능을 수행하므로, 논리 회로 수준의 분석 역시 복잡해진다.

신뢰성 측면에서는, 제안된 게이트가 정상 전압(VDD)에서 동작하도록 설계되었으며, 기존 트랜지스터의 전류‑전압 특성을 크게 벗어나지 않는다. 저전압 동작, 온도 변동, 전압 변동 등에 대한 시뮬레이션 결과는 표준 셀과 비교해 오차가 미미함을 보여준다. 또한, Vth 조정은 기존 CMOS 공정에서 도핑 농도와 채널 길이 조절을 통해 구현 가능하므로, 별도의 공정 추가 없이 제조 비용 상승을 최소화한다.

개인화 가능성도 중요한 기여점이다. 설계자는 각 칩에 고유한 Vth 매핑을 적용해 고유 식별자를 부여하거나, 고객 맞춤형 기능을 삽입할 수 있다. 이는 하드웨어 기반 인증 및 라이선스 관리에 활용될 수 있다. 다만, Vth 변조가 과도하면 전력 소모와 지연이 증가할 수 있으므로, 설계자는 트레이드오프를 고려해 적절한 Vth 범위를 선택해야 한다.