블록 수준 전이 함수 자동 합성: 양화 제거 없이 효율적 구현

초록

양화 제거에 의존하던 기존 전이 함수 자동 생성 방법은 계산 비용이 급증해 작은 블록에만 적용 가능했다. 본 논문은 선형 템플릿 제약(구간·옥토곤) 기반으로 양화 제거를 완전히 배제하고 블록 전체의 전이 함수를 합성하는 새로운 알고리즘을 제시한다. SAT/SMT 기반 분할 탐색과 선형 프로그래밍을 활용해 최강 후조건을 효율적으로 도출하며, 실험을 통해 기존 방법 대비 수십 배 빠른 성능과 더 큰 블록에 대한 적용 가능성을 입증한다.

상세 분석

전이 함수는 추상 해석에서 프로그램 명령어의 의미를 추상 상태에 매핑하는 핵심 구성요소이다. 전통적으로는 각 명령어마다 수작업으로 전이 함수를 정의하고, 기본 블록의 전체 의미는 개별 전이 함수의 순차적 합성으로 얻는다. 그러나 이러한 방식은 블록 내부의 상호작용을 놓치기 쉬워 정밀도가 떨어진다. 블록 전체를 하나의 전이 함수로 모델링하면 정밀도가 크게 향상되지만, 블록은 프로그램마다 다르고 복잡도가 가변적이므로 자동화가 필수적이다.

양화 제거(QE)는 블록 전체 의미를 수식화할 때 보통 사용되는 기법이다. 입력 상태에 대한 존재 양화와 출력 상태에 대한 전역 양화를 동시에 처리함으로써 정확한 전이 함수를 도출한다. 하지만 QE는 이론적으로는 결정 가능하지만, 실제 구현에서는 차수와 변수 수가 늘어날수록 급격히 시간·메모리 소모가 증가한다. 특히 다항식 차수가 2 이상이 되면 복잡도가 이중 지수적으로 폭발한다. 따라서 기존 연구들은 실용적인 블록 크기를 5~10개의 명령어 수준으로 제한하거나, 근사적인 템플릿을 미리 정의해 검색 공간을 축소하는 트레이드오프를 취했다.

본 논문은 이러한 양화 제거 의존성을 완전히 배제하고, 선형 템플릿 제약(Intervals, Octagons)만을 사용해 전이 함수를 합성한다. 핵심 아이디어는 다음과 같다. 첫째, 블록의 의미를 “입력 템플릿 변수와 출력 템플릿 변수 사이의 선형 관계”라는 형태로 표현한다. 둘째, 각 명령어는 해당 관계에 대한 선형 부등식 집합을 추가하거나 변형시키는 연산으로 모델링한다. 셋째, 전체 블록에 대해 가능한 모든 경로를 탐색할 필요 없이, SAT/SMT 솔버를 이용해 “조건 만족 여부”를 빠르게 판정하고, 만족하는 경우에만 선형 프로그램(LP)으로 최강 후조건을 계산한다.

구체적으로는 (1) 입력 템플릿을 기준으로 모든 가능한 상한·하한 조합을 비트벡터 형태로 인코딩하고, (2) 각 명령어의 효과를 논리식으로 변환한 뒤, (3) SMT 솔버에 “이 조합이 블록을 통과할 수 있는가?”를 질의한다. 만족하면 해당 조합에 대해 LP를 풀어 출력 템플릿의 최솟값·최댓값을 구한다. 이 과정은 양화된 존재·전역 변수를 직접 다루지 않으므로, 양화 제거에 내재된 복잡도가 사라진다. 또한, 템플릿이 선형이므로 LP 풀이가 다항 시간 내에 해결 가능하고, SAT/SMT 단계는 현대 솔버의 고성능 클라우드 기반 최적화 덕분에 실질적인 병목이 되지 않는다.

정밀도 측면에서 저자는 “최강 후조건(strongest postcondition)”을 목표로 삼는다. 즉, 주어진 입력 템플릿에 대해 가능한 모든 출력 템플릿을 포함하는 가장 좁은 선형 영역을 찾는다. 이는 기존 근사적 방법이 놓치는 경계 조건을 정확히 포착한다는 의미다. 또한, 템플릿이 구간·옥토곤에 국한되므로, 결과 전이 함수는 기존 추상 해석 프레임워크와 바로 호환 가능하며, 후속 분석 단계에서 추가 비용 없이 활용할 수 있다.

실험에서는 LLVM IR 수준의 기본 블록을 대상으로, 기존 양화 제거 기반 도구와 비교했다. 평균적으로 블록당 전이 함수 합성 시간이 0.02초 수준으로, 양화 제거 방식이 15초에 머무는 경우에 비해 50200배 가량 빠른 것으로 나타났다. 특히 20~30개의 명령어로 구성된 대형 블록에서도 메모리 초과 없이 성공적으로 전이 함수를 도출했으며, 정밀도는 동일 템플릿을 사용한 경우 거의 차이가 없었다. 이는 양화 제거가 실제 적용을 방해하던 “스케일링 문제”를 효과적으로 해결했음을 시사한다.

결론적으로, 본 논문은 양화 제거 없이도 선형 템플릿 기반 전이 함수 합성이 가능함을 증명하고, SAT/SMT와 LP를 결합한 효율적인 파이프라인을 제시한다. 이는 정적 분석 도구가 더 큰 코드 블록을 정확히 모델링하도록 하여, 최적화, 보안 검증, 자동 변환 등 다양한 응용 분야에 실질적인 이점을 제공한다.