조립어 수준에서의 전력 분석 방어: 형식 검증과 DPL 자동 삽입

초록

본 논문은 8‑bit AVR 스마트카드에 PRESENT 암호를 구현한 사례를 통해, 어셈블리 코드에 듀얼‑레일 프리차지 로직(DPL)을 자동으로 삽입하고, 그 변환이 의미론적으로 보존됨을 형식적으로 증명한다. 또한 제한된 하드웨어 가정 하에 전력 누설 모델(Hamming weight/distance)과의 균형성을 정적 심볼릭 실행으로 검증한다. 도구 “paioli”를 이용해 생성된 보호 코드가 기존 대비 250배 이상의 CPA 저항성을 보이며, 실행 속도는 3배만 증가한다는 실험 결과를 제시한다.

상세 분석

이 논문은 사이드채널 공격, 특히 전력 분석(CPA, DPA)에 대한 형식적 방어 메커니즘을 어셈블리 수준에서 구현한다는 점에서 혁신적이다. 기존의 형식 검증은 고수준 알고리즘 모델에 국한돼 구현 단계에서 발생하는 물리적 누설을 간과했지만, 저자들은 구현 자체를 모델링 대상으로 삼아 ‘구현‑레벨 형식 검증’을 수행한다. 핵심 기법은 듀얼‑레일 프리차지 로직(DPL)이다. DPL은 각 논리 비트를 두 개의 물리적 비트(‘false’, ‘true’) 쌍으로 표현하고, 연산 전 모든 비트를 사전 충전(pre‑charge) 상태(0,0)으로 초기화한 뒤, 실제 값에 따라 (1,0) 혹은 (0,1) 로 전환한다. 이 과정에서 두 비트가 동일하게 전력 소비를 일으키므로, 전력 트레이스에서 비트값을 구분하기 어렵게 만든다. 논문은 소프트웨어 환경, 즉 AVR 같은 마이크로컨트롤러에서 DPL을 구현하기 위해 두 개의 레지스터 비트를 이용해 논리값을 복제하고, 모든 연산을 비트‑레벨 매크로로 변환한다.

형식적 증명은 두 단계로 나뉜다. 첫째, ‘코드 변환의 의미론적 보존’이다. 원본 어셈블리 명령을 DPL 매크로로 교체할 때, 프로그램의 기능적 동작(입출력 관계)이 변하지 않음을 Coq‑유사 논리 체계와 자동화된 증명 도구를 이용해 검증한다. 둘째, ‘전력 균형성 증명’이다. 전력 모델을 Hamming weight 혹은 Hamming distance로 제한하고, 심볼릭 실행 엔진을 통해 각 명령이 동일한 전력 패턴을 생성함을 정적 분석한다. 여기서 중요한 가정은 하드웨어가 두 레지스터 비트를 동일하게 구동한다는 점이며, 이를 만족하도록 AVR의 레지스터와 메모리 배치를 사전 조사한다.

도구 구현은 OCaml 기반의 “paioli”로, (1) 어셈블리 파일을 파싱해 DPL 매크로를 삽입하고, (2) 변환된 코드를 심볼릭 실행해 전력 균형성을 자동 검증한다. 실험에서는 8‑bit AVR에 PRESENT 암호 구현을 대상으로, 비보호 버전 대비 SNR이 약 16배 감소했고, CPA 공격 성공률이 250배 감소했다. 성능 측면에서는 코드 크기가 약 2배, 실행 시간은 3배 증가했지만, 이는 기존 마스크 기반 방법보다 훨씬 낮은 오버헤드이다.

이 연구는 (1) 소프트웨어 수준에서 DPL을 적용할 수 있음을 보였으며, (2) 형식 검증을 통해 보안 속성을 수학적으로 보증함으로써, 스마트카드와 같은 제한된 환경에서도 신뢰성 높은 사이드채널 방어를 가능하게 한다는 점에서 학계·산업 모두에 큰 시사점을 제공한다.