다중채널 고속 디지털라이저 TARGET 칩, 차세대 감마선 망원경을 위한 핵심 솔루션

초록

TARGET 1 ASIC은 16채널·4 k샘플·1 GSa/s 연속 샘플링과 자체 트리거 기능을 갖춘 저비용 고성능 아날로그‑디지털 변환기이다. 150 MHz 아날로그 대역폭, <4 % 크로스토크, 9‑10 bit 동적 범위, 채널당 전력 20 mW 이하를 달성한다. TARGET 2는 버퍼 깊이 16 k셀·대역폭 380 MHz·내장 카운터·다중 트리거 등으로 개선돼 차세대 CTA 카메라에 최적화된 설계다.

상세 분석

본 논문은 차세대 초고에너지 감마선 관측망인 CTA(Čerenkov Telescope Array)에서 요구되는 ‘수백만 채널’ 규모의 사진센서 읽기 시스템을 위한 ASIC, TARGET 시리즈의 설계와 시험 결과를 상세히 제시한다. 첫 번째 버전인 TARGET 1은 16개의 독립 입력 채널을 하나의 칩에 집적하고, 각 채널당 8 × 512(총 4096)개의 스위칭 커패시터 셀을 이용해 4 µs(1 GSa/s 기준)까지 연속 샘플을 저장한다. 샘플링은 ‘핑‑퐁’ 방식으로 두 행(row)씩 교대로 쓰여, 연속적인 데이터 흐름과 낮은 지터를 보장한다. 입력 임피던스는 50 Ω, 100 Ω, 200 Ω 등 3단계로 가변 가능해 다양한 포토센서 전류-전압 변환 특성에 대응한다.

트리거 회로는 각 채널에 비교기를 배치하고, 16채널의 출력 OR을 전역 트리거 신호로 만든다. 외부 트리거도 수용하도록 설계돼, 카메라‑레벨 혹은 배열‑레벨 트리거와 연계가 용이하다. 디지털 변환은 Wilkinson ADC 방식을 채택했으며, 램프와 비교기는 ASIC 내부에, 카운터는 FPGA에서 구현한다. 12‑bit 전압 변환에 9.2 µs가 소요되며, 9‑10 bit로 축소하면 4.6 µs 이하로 단축된다. 32개의 Wilkinson 램프가 동시에 동작해 16채널씩 병렬 디지털화가 가능하지만, 전체 16채널을 한 번에 읽어들이려면 8개의 채널 쌍을 순차적으로 처리한다.

성능 측정 결과, 샘플링 주파수는 0.7–2.3 GSa/s 범위에서 안정적으로 동작하고, 전력 소모는 채널당 약 20 mW 이하다. 아날로그 대역폭은 3 dB 시점에서 150 MHz이며, 380 MHz까지는 약 -6 dB 수준으로 유지된다. 크로스토크는 3 dB 대역폭에서 4 % 미만, 고주파수에서는 1 % 수준으로 억제되었다. 동적 범위는 9‑10 bit(실제 노이즈 고려 시 8‑9 bit 유효)이며, 전압 게인은 60 dB 정도이다.

TARGET 2는 이러한 한계를 보완하기 위해 설계가 전면 개편되었다. 버퍼 깊이를 4배 확대해 16 384셀(채널당 16 k샘플)로 늘리고, 내부에 512개의 Wilkinson 카운터를 탑재해 FPGA 의존성을 최소화했다. 클럭 속도는 100 Mbps 직렬 전송을 지원하며, 12‑bit 변환 시 0.7 µs, 10‑bit 시 1.5 µs 정도의 디지털화 시간을 달성한다. 아날로그 대역폭은 3 dB에서 380 MHz 이상으로 크게 향상되었으며, 크로스토크는 1 % 이하로 감소했다. 또한 트리거 출력이 4채널씩 아날로그 합산된 형태로 제공돼, 다중 레벨 트리거 설계에 유연성을 부여한다.

카메라 모듈 프로토타입에서는 TARGET 1 칩 4개를 한 보드에 집적해 64채널을 구현했으며, 실제 PMT 신호를 입력해 실험적인 파형 캡처와 트리거 동작을 검증했다. 비용 분석에 따르면, 전자 부품(칩·FPGA·보드)만으로도 채널당 $10–$20 수준을 유지할 수 있어, 대규모 CTA 카메라 구축에 경제적 타당성을 제공한다.

전체적으로 본 연구는 고속 아날로그 샘플링, 저전력, 저비용, 다중 트리거 기능을 동시에 만족하는 ASIC 설계가 가능함을 입증했으며, TARGET 2를 통해 향후 CTA와 같은 초대형 광전소자 배열에 적용 가능한 기술 로드맵을 제시한다.