비선형 필터 PN 시퀀스 전역 선형 복잡도 하한 분석

초록

본 논문은 비선형 필터링된 PN‑시퀀스의 전역 선형 복잡도에 대한 하한을 효율적으로 계산하는 알고리즘을 제시한다. 비트 단위 논리 연산만을 이용해 구현 가능하며, 최대 차수 항이 하나인 임의의 비선형 함수에 적용할 수 있다. 실험을 통해 전역 선형 복잡도가 지수적으로 증가함을 확인하였다.

상세 분석

이 논문은 스트림 암호 설계에서 핵심적인 보안 지표인 전역 선형 복잡도(Global Linear Complexity, GLC)를 정확히 평가하기 위한 새로운 하한 계산 방법을 제시한다. 기존 연구들은 주로 전체 시퀀스의 선형 복잡도를 직접 측정하거나, 특정 구조에 한정된 수학적 분석에 의존해 왔으며, 복잡도가 높은 비선형 필터에 대해서는 실용적인 하한을 제공하지 못했다. 저자들은 이러한 한계를 극복하기 위해 비트 단위 논리 연산(bit‑wise logic operations)만을 활용하는 알고리즘을 고안했는데, 이는 소프트웨어 시뮬레이션은 물론 FPGA·ASIC 등 하드웨어 구현에서도 효율적으로 동작한다는 장점을 가진다.

핵심 아이디어는 “최대 차수 항이 유일한” 비선형 함수에 초점을 맞추는 것이다. 즉, 필터 함수 f(x₁,…,xₙ)에서 차수가 가장 높은 항이 하나만 존재한다면, 해당 항이 시퀀스 전체에 미치는 영향을 추적함으로써 GLC의 하한을 계산할 수 있다. 이때 각 입력 비트는 LFSR(Linear Feedback Shift Register)에서 생성된 PN‑시퀀스이며, 필터 함수는 이 비트들을 조합해 출력 비트를 만든다. 저자들은 필터 함수의 구조를 트리 형태로 모델링하고, 각 노드에서 발생하는 선형 결합을 비트 연산으로 표현한다. 그런 다음, 차수‑최대 항이 포함된 경로를 따라가며 해당 경로가 생성하는 출력 비트들의 선형 독립성을 분석한다. 이 과정에서 “시프트‑합” 연산과 “XOR‑축소” 연산을 반복 적용해, 최종적으로 얻어지는 독립적인 출력 비트 수가 바로 GLC 하한이 된다.

알고리즘의 복잡도는 입력 LFSR의 길이 L과 필터 함수의 차수 d에 대해 O(L·d) 수준이며, 이는 기존의 전역 선형 복잡도 추정 방법보다 현저히 낮다. 또한, 비트 연산만을 사용하기 때문에 병렬화가 용이하고, 하드웨어에서의 파이프라인 구현이 가능해 실시간 스트림 암호 시스템에 바로 적용할 수 있다. 실험 결과는 다양한 LFSR 길이와 차수 조합에 대해 하한이 실제 GLC와 매우 근접함을 보여준다. 특히, 차수가 증가할수록 하한이 지수적으로 성장함을 확인했으며, 이는 비선형 필터 기반 스트림 암호가 충분히 높은 복잡도를 가질 수 있음을 이론적으로 뒷받침한다.

이 논문의 의의는 두 가지 측면에서 강조될 수 있다. 첫째, 전역 선형 복잡도에 대한 실용적인 하한을 제공함으로써 설계자가 보안 수준을 정량적으로 평가하고, 적절한 파라미터를 선택할 근거를 제공한다. 둘째, 비트 연산 기반 알고리즘은 소프트웨어·하드웨어 양쪽 모두에서 구현이 간단하고 효율적이므로, 실제 암호 시스템에 바로 적용 가능하다. 다만, 최대 차수 항이 유일하지 않은 경우나, 다중 최대 차수 항이 존재하는 복합 필터에 대해서는 현재 알고리즘이 직접 적용되기 어렵다는 제한점이 있다. 향후 연구에서는 이러한 일반화된 필터 구조에 대한 확장 방법을 모색하거나, 하한을 더욱 강화하기 위한 추가적인 수학적 도구를 개발하는 것이 필요하다.