확장 가능한 VLSI 기반 소프트 입력·출력 깊이 우선 구면 디코딩 아키텍처

초록

본 논문은 반복 수신기에서 핵심 역할을 하는 소프트 입력·소프트 출력(SISO) MIMO 디맵핑을 위해, 단일 트리 탐색 방식을 적용한 최초의 VLSI 아키텍처를 제안한다. 기존의 소프트 출력 전용 설계와 비교해 하드웨어 면적은 57% 증가, 동작 주파수는 34% 감소했지만, 여전히 사이클당 한 노드 처리(one‑node‑per‑cycle)를 유지한다. 4×4 16‑QAM 시스템 구현 결과, 높은 처리량과 확장성을 입증하였다.

상세 분석

이 연구는 다중 안테나(MIMO) 시스템에서 반복적인 디코딩을 가능하게 하는 소프트 입력·소프트 출력(SISO) 구면 디코딩(SD) 엔진을 VLSI 수준으로 구현한 점이 가장 큰 혁신이다. 기존의 SD는 주로 소프트 출력(Soft‑Output)만을 제공했으며, 소프트 입력(Soft‑Input)을 지원하려면 복잡도가 급격히 상승한다. 논문은 이러한 복잡도 증가를 최소화하기 위해 ‘단일 트리 탐색(single tree‑search)’ 방식을 채택했으며, 이는 탐색 과정에서 발생하는 후보 경로를 하나의 공통 트리 구조로 통합함으로써 메모리 요구량과 제어 로직을 크게 단순화한다.

아키텍처는 ‘노드당 한 사이클(one‑node‑per‑cycle)’ 실행을 목표로 설계되었는데, 이는 파이프라인된 연산 유닛과 병렬화된 거리 계산 모듈이 동시에 작동하도록 함으로써 가능해졌다. 특히, 소프트 입력을 반영하기 위한 LLR(로그우도비) 업데이트 로직을 기존의 거리 계산 블록에 삽입했으며, 이 과정에서 발생하는 추가 연산을 최소화하기 위해 고정소수점 연산과 사전 계산된 테이블을 활용하였다.

하드웨어 측면에서 면적은 소프트 입력 지원을 위해 추가된 메모리(LLR 저장소)와 제어 FSM이 차지해 57% 증가했지만, 이는 전체 칩 면적 대비 여전히 합리적인 수준이다. 주파수 감소(34%)는 복잡한 데이터 경로와 추가적인 타이밍 제약 때문인데, 설계자는 클럭 스케일링과 전압 조정을 통해 실제 시스템 요구에 맞는 트레이드오프를 제공한다.

스케일러빌리티 측면에서 제안된 구조는 안테나 수(N)와 변조 차수(M) 확대에 따라 모듈식으로 복제·연결할 수 있다. 예를 들어, 8×8 MIMO와 64‑QAM에서도 동일한 파이프라인 구조를 유지하면서 연산 유닛 수만 늘리면 된다. 이는 차세대 5G·6G 시스템에서 요구되는 높은 데이터 레이트와 저지연을 만족시키는 데 유리하다.

마지막으로, 기존 연구(예: Studer et al., IEEE J‑SAC 2008)와 비교했을 때, 소프트 입력을 포함하면서도 사이클당 한 노드 처리 효율을 유지한 점은 실용적인 구현 가능성을 크게 높인다. 다만, 전력 소비와 클럭 주파수 제한이 여전히 남아 있어, 저전력 모바일 환경에서는 추가적인 전력 최적화 기법(전압 강하, 클록 게이팅 등)이 필요할 것으로 보인다.