초소형 고전압 양·음극 바이페이즈 전극 자극기

초록

본 논문은 0.042 mm² 면적에 구현된 프로그래머블 바이페이즈 전류 자극기를 제안한다. 이 회로는 이중 루프 음성 피드백을 이용해 출력 임피던스를 크게 높이고, 고전압 트랜지스터의 전압 컴플라이언스를 최적화한다. 3‑bit 고전압 트랜지스터 DAC와 4‑bit 저전압 트랜지스터 DAC를 결합한 2단계 바이너리 가중 DAC로 기준 전류를 스케일링함으로써 전력 소모와 면적을 최소화하였다. 측정 결과, 양·음극 위상 간 전하 균형이 정확히 맞춰져 DC 차단 커패시터를 생략할 수 있음을 확인했으며, 이로써 다채널 코클리어 임플란트에 적합한 초소형 설계가 가능함을 보여준다.

상세 분석

이 논문은 코클리어 임플란트(CI) 시스템에서 수백 개의 전극 채널을 동시에 구동해야 하는 현실적인 요구를 충족시키기 위해, 회로 면적과 전력 효율을 극대화한 바이페이즈 전류 자극기 설계에 초점을 맞추었다. 핵심 기술은 ‘이중 루프(dual‑loop) 음성 피드백’ 구조이다. 첫 번째 루프는 전류 복제기(current mirror)와 고전압 출력 트랜지스터 사이에 배치되어, 출력 전류가 기준 전류에 정확히 따라가도록 한다. 두 번째 루프는 출력 전압을 감시하면서 전류 복제기의 출력 임피던스를 추가로 상승시킨다. 이중 루프를 통해 전류 소스의 출력 임피던스가 수 메가옴 수준까지 증가함으로써, 부하(전극-조직 인터페이스)의 임피던스 변화에 강인한 전류 제어가 가능해진다. 동시에, 고전압 트랜지스터가 전압 컴플라이언스(Vcom)를 최대한 활용하도록 설계돼, 0 V~12 V 범위 내에서 전류를 정확히 설정할 수 있다.

전류 설정 메커니즘은 ‘2단계 바이너리 가중 DAC’를 사용한다. 첫 번째 단계는 3‑bit 고전압 트랜지스터 DAC(HV‑DAC)로, 각 비트당 2 V~4 V 정도의 전압 스윙을 제공한다. 두 번째 단계는 4‑bit 저전압 트랜지스터 DAC(LV‑DAC)로, 미세 전류 조정을 담당한다. HV‑DAC와 LV‑DAC를 직렬 연결함으로써, 전체 전류 해상도는 2⁷=128 단계가 되며, 최소 전류 단계는 약 10 µA, 최대 전류는 1 mA 수준으로 설정 가능하다. 이 구조는 고전압 트랜지스터가 차지하는 면적을 최소화하면서도, 저전압 트랜지스터의 고해상도 특성을 그대로 활용한다는 장점을 가진다.

전력 소비 측면에서는, 기준 전류 Iref를 10 µA 수준으로 낮게 설정하고, DAC와 피드백 루프가 전류를 증폭·스케일링하도록 설계함으로써, 정지 전류 소모는 30 µW 이하로 억제된다. 동작 중에는 전류 레벨에 따라 최대 1 mW 정도의 전력이 소모되지만, 이는 기존 0.1 mm² 규모의 CI 자극기 대비 3~4배 전력 절감 효과를 나타낸다.

특히 주목할 점은 ‘DC 차단 커패시터’를 완전히 생략했다는 것이다. 전하 균형을 보장하기 위해 양·음극 위상의 전하량을 정밀히 매칭하도록 피드백 회로를 설계했으며, 측정 결과 전하 불균형이 0.5 % 이하로 유지되었다. 이는 회로 자체가 전하 균형을 자동으로 조정함을 의미하며, 외부 커패시터가 차지하던 면적(수십 µm²)을 절감해 전체 면적을 0.042 mm²로 축소할 수 있었다.

제조 공정은 AMS 0.18 µm 고전압 CMOS를 사용했으며, 레이아웃 최적화를 통해 전압 스위칭 영역과 전류 복제기 영역을 겹치지 않게 배치했다. 결과적으로, 전체 회로는 0.042 mm²(≈ 210 µm × 200 µm)의 면적에 구현되었으며, 이는 기존 0.1 mm²~0.2 mm² 규모의 CI 자극기 대비 50 % 이상 면적 절감이다.

마지막으로, 이 설계는 다채널 CI 시스템에서 각 채널마다 독립적인 전류 제어와 전하 균형을 유지하면서도, 전체 칩 면적과 전력 소모를 최소화할 수 있다는 점에서 실용적 가치를 가진다. 향후 고밀도 전극 배열과 맞춤형 전류 파형 생성에 적용될 가능성이 크며, 임상 시험을 통한 장기 신뢰성 검증이 뒤따라야 할 과제로 남아 있다.