메모리스트 기반 전가산기 최적 설계

초록

본 논문은 물질 함축 논리(Material Implication, IMPLY) 기반 메모리스트 회로를 이용해 27개의 메모리스트만으로 1비트 전가산기를 구현한다. 기존 CMOS 전가산기에 비해 면적이 크게 감소하고, 연산 단계는 184단계로 20 % 가량 빠른 속도를 달성한다.

상세 요약

본 연구는 메모리스트의 비휘발성 특성과 저전력 동작을 활용해 논리 연산을 수행하는 물질 함축(IMPLY) 논리 방식을 최적화하였다. 전통적인 CMOS 기반 전가산기는 트랜지스터 수가 많아 면적과 전력 소모가 크게 증가하지만, 메모리스트는 두 개의 전극만으로 저항 상태를 변환함으로써 논리값을 저장·연산한다. 논문에서는 먼저 기본 IMPLY 연산과 FALSE 연산을 구현하는 회로를 제시하고, 이를 조합해 XOR, AND, OR 등 전가산기에 필수적인 논리 함수를 구성한다. 특히, XOR 연산을 구현할 때 기존 설계에서는 12개의 메모리스트가 필요했으나, 저자들은 메모리스트의 초기 저항값과 전압 펄스 타이밍을 정밀히 조절해 8개로 감소시켰다.

전가산기의 핵심인 SUM = A⊕B⊕Cin과 CARRY = AB + BCin + ACin을 구현하기 위해, 저자는 27개의 메모리스트와 5개의 보조 전압 라인을 사용한다. 각 연산 단계는 메모리스트의 저항 상태를 읽고, 새로운 전압 펄스를 가해 상태를 전이시키는 방식으로 진행된다. 전체 연산은 184개의 펄스(컴퓨팅 스텝)로 완료되며, 이는 기존 메모리스트 기반 전가산기 설계(≈230 스텝)보다 약 20 % 빠른 속도이다.

면적 측면에서는 메모리스트 하나당 차지하는 실리콘 면적이 트랜지스터 하나보다 현저히 작아, 27개의 메모리스트만으로 구현된 전가산기는 동일 비트폭의 CMOS 전가산기(≈200개의 트랜지스터) 대비 80 % 이상 면적 절감 효과를 보인다. 전력 소모 역시 메모리스트가 비휘발성 특성으로 인해 데이터 유지에 별도 전력이 필요 없으며, 연산 단계당 전압 펄스만 사용하므로 동적 전력만 발생한다.

또한, 저자는 온-칩 테스트를 통해 온도 변동과 공정 변동에 대한 내성을 검증하였다. 메모리스트의 저항 변동이 논리 오류를 일으키지 않도록, 임계 전압을 다중 레벨로 설계하고, 오류 정정용 리셋 회로를 추가함으로써 신뢰성을 확보하였다. 이러한 설계 최적화는 향후 메모리스트 기반 논리 회로를 대규모 집적에 적용할 수 있는 기반을 제공한다.

요약하면, 본 논문은 물질 함축 논리를 이용한 메모리스트 전가산기 설계에서 회로 구성, 스텝 수, 면적 및 전력 효율을 종합적으로 개선했으며, 실험적 검증을 통해 실용성을 입증하였다.