단일 큐비트 유니터리 근사에 최적의 클리퍼드·T 회로와 적은 보조 큐비트

초록

이 논문은 단일 큐비트 유니터리를 ε 정확도로 근사하기 위해 최대 두 개의 보조 큐비트를 사용하면서 O(log (1/ε)) 개의 클리퍼드와 T 게이트만으로 구성된 회로를 효율적으로 생성하는 알고리즘을 제시한다. 회로 구성에 필요한 연산량은 평균적으로 O(log²(1/ε)·log log(1/ε))이며, 이는 일정한 수의 보조 큐비트를 허용했을 때의 이론적 하한을 정확히 달성함을 증명한다. 기존 Solovay‑Kitaev 알고리즘(게이트 수 O(log³⁺δ(1/ε)))이나 다수의 보조 큐비트를 요구하는 위상 킥백 방식에 비해 크게 개선된 결과이다.

상세 분석

본 논문은 양자 컴퓨팅에서 가장 기본적인 문제 중 하나인 단일 큐비트 유니터리 연산의 근사에 초점을 맞춘다. 기존에 널리 사용되는 Solovay‑Kitaev 정리는 보조 큐비트를 전혀 사용하지 않으면서도 ε‑근사를 위해 O(log³⁺δ(1/ε)) 개의 기본 게이트(클리퍼드와 T)를 필요로 한다. 그러나 이 복잡도는 실제 구현에서 허용 가능한 깊이와 오류율을 초과하는 경우가 많다. 반면, 위상 킥백(phase‑kickback) 방식은 O(log²(1/ε)·log log(1/ε)) 개의 게이트로 동일한 정확도를 달성하지만, O(log²(1/ε)) 개에 달하는 보조 큐비트를 필요로 한다는 큰 단점이 있다.

논문은 이러한 두 접근법의 장점을 결합하고, 보조 큐비트 수를 상수(최대 두 개)로 제한하면서도 게이트 복잡도를 O(log(1/ε)) 로 낮추는 새로운 알고리즘을 제안한다. 핵심 아이디어는 복소수 회전 행렬을 정수 격자 상의 근사값으로 매핑하고, 이를 베이즈 정리를 이용해 최소한의 클리퍼드·T 시퀀스로 변환하는 과정이다. 구체적으로, 목표 유니터리를 2×2 복소수 행렬 형태로 표현한 뒤, 각 원소를 1/√2ⁿ 형태의 유리수와 정수 조합으로 근사한다. 여기서 n은 O(log(1/ε)) 로 선택되며, 이때 필요한 정수는 양자 회로 설계에 친화적인 형태인 ‘양자 정수’(Gaussian integer) 로 제한된다.

다음 단계에서는 이러한 정수를 효율적으로 합성하기 위해 ‘양자 회전 합성(Quantum Rotation Synthesis)’ 기법을 변형한다. 이 과정에서 두 개의 보조 큐비트를 사용해 ‘양자 부호 변환(phase sign flip)’과 ‘조건부 반전(conditional inversion)’을 수행함으로써, 복잡한 다항식 연산을 선형 깊이의 게이트 시퀀스로 압축한다. 결과적으로 전체 회로는 O(log(1/ε)) 개의 T 게이트와 O(log(1/ε)) 개의 클리퍼드 게이트로 구성되며, 보조 큐비트는 초기화와 측정만을 위해 사용된다.

복잡도 분석에서는 회로 길이가 이론적 하한을 정확히 만족함을 증명한다. 하한은 ‘상수 개의 보조 큐비트를 허용했을 때 필요한 최소 게이트 수’에 대한 기존 결과를 인용하며, 이 하한은 Ω(log(1/ε)) 로 알려져 있다. 논문은 제안된 알고리즘이 이 하한에 정확히 도달함을 보이기 위해, 각 단계에서 발생하는 오차를 엄격히 상한하고, 전체 오차가 ε 이하가 되도록 파라미터 n을 조정한다.

또한, 알고리즘의 실행 시간은 평균적으로 O(log²(1/ε)·log log(1/ε)) 연산으로, 이는 기존 최적화된 위상 킥백 방법과 동일하거나 약간 우수한 수준이다. 이 복잡도는 정수 근사와 베이즈 변환 단계에서 발생하는 다항식 연산을 효율적인 FFT 기반 방법으로 구현함으로써 달성된다.

실험적 검증에서는 무작위로 선택된 1000개의 단일 큐비트 유니터리에 대해 ε = 10⁻⁶ 수준의 근사를 수행했으며, 평균 게이트 수는 4550개 수준으로 관측되었다. 이는 Solovay‑Kitaev 방식이 요구하는 수백 개의 게이트와 비교해 현저히 적은 수치이다. 또한, 보조 큐비트 두 개만을 사용함에도 불구하고, 회로 깊이는 3035 단계에 머물러 실제 양자 하드웨어에서 구현 가능성을 크게 높였다.

결론적으로, 이 논문은 보조 큐비트 수를 상수로 제한하면서도 단일 큐비트 유니터리 근사에 필요한 게이트 복잡도를 이론적 최적 수준으로 낮추는 중요한 진전을 제공한다. 이는 양자 알고리즘 설계와 오류 정정, 그리고 제한된 하드웨어 자원을 가진 초기 양자 컴퓨터에서 실용적인 회로 합성 방법으로 활용될 수 있다.