희소 깊이 이 임계 회로의 만족도 알고리즘

초록

본 논문은 와이어 수가 cn 인 깊이 2 임계 회로에 대해, 완전 탐색보다 2^{sn} 배 빠른 비자명한 SAT 알고리즘을 제시한다. 여기서 s = 1/c^{O(c^2)}이며, 이는 0‑1 정수선형 프로그램(ILP)의 희소 인스턴스에도 상수 수준의 절감 효과를 제공한다. 핵심 아이디어는 문제를 벡터 지배(Vector Domination) 문제로 환원하는 것이며, 대칭 게이트를 갖는 회로에 대해서도 총 가중 팬‑인이 cn 이하일 때 동일한 절감을 얻는다. 이 결과는 SAT 알고리즘과 회로 복잡도 하한 사이의 연결 고리를 활용해 TC^0 하한을 증명하려는 동기와, 회로 표현력과 SAT 난이도 간의 관계를 탐구하려는 목적을 동시에 충족한다.

상세 분석

논문은 먼저 깊이 2 임계 회로를 정의한다. 입력 레이어와 하나의 임계 게이트 레이어(가중치가 부여된 선형 결합 후 임계값을 초과하면 1, 아니면 0)로 구성되며, 전체 와이어 수가 cn (여기서 c 은 상수) 이하인 경우를 ‘희소’라고 부른다. 기존에는 이러한 회로에 대해 전통적인 완전 탐색 외에 의미 있는 시간 절감이 알려지지 않았으며, 특히 0‑1 정수선형 프로그램(ILP)의 경우에도 상수 비율의 절감은 없었다.

핵심 기법은 회로의 만족 가능성을 ‘벡터 지배 문제’(Vector Domination Problem)로 변환하는 것이다. 구체적으로, 각 입력 변수에 대해 두 개의 벡터 집합을 만든다. 첫 번째 집합은 각 임계 게이트의 가중치·입력 조합을 나타내는 벡터이며, 두 번째 집합은 목표 임계값을 보정한 벡터이다. 회로가 만족하려면 첫 번째 집합의 어떤 벡터가 두 번째 집합의 어떤 벡터를 성분별로 지배해야 한다는 조건이 된다.

벡터 지배 문제는 기존 연구에서 O(N^{2‑ε}) 시간 알고리즘이 존재함이 알려져 있다(여기서 N 은 전체 벡터 수). 논문은 이 알고리즘을 활용해, 회로의 와이어 수가 cn 이므로 N = 2^{O(cn)} 인 상황에서도 2^{sn} ( s = 1/c^{O(c^2)} ) 만큼의 절감을 얻는다. 구체적인 절차는 다음과 같다.

1. 회로의 각 임계 게이트를 선형 부등식 형태로 전개하고, 입력 변수에 대한 부호 조합을 고려해 가능한 ‘양성’·‘음성’ 경우를 나눈다.
2. 각 경우마다 해당 부등식을 벡터 형태로 표현하고, 전체 경우를 하나의 벡터 집합 A 에 모은다.
3. 목표 임계값을 반영한 보정 벡터 집합 B 를 만든다.
4. 기존의 O(N^{2‑ε}) 벡터 지배 알고리즘을 적용해 A 와 B 사이에 지배 관계가 존재하는지 검사한다.

이 과정에서 중요한 기술적 공헌은 ‘대칭 게이트’(입력 순서에 무관한 가중치와 임계값을 갖는 게이트)와 ‘총 가중 팬‑인 ≤ cn’이라는 추가 제약을 이용해 벡터 차원을 효과적으로 줄이고, 따라서 지배 검사 비용을 더욱 낮춘 점이다. 특히 대칭 게이트는 동일한 가중치를 공유하므로, 동일한 형태의 벡터가 중복 생성되는 현상을 방지해 메모리와 시간 복잡도를 동시에 개선한다.

복잡도 분석에서는, 벡터 지배 알고리즘의 ε 값을 c 에 대한 함수로 정확히 추정한다. 결과적으로 전체 SAT 알고리즘의 실행 시간은
\