큐 디스패치 비동기 시스템의 형식적 모델링

초록

본 논문은 멀티코어 프로그래밍을 지원하는 Grand Central Dispatch와 유사한 라이브러리의 동작을 수학적으로 정형화한 “Queue‑Dispatch Asynchronous Systems”(QDAS)를 제안한다. 블록 단위의 작업을 동기·비동기 호출로 여러 대기 큐에 넣고, 스케줄러가 코어에 할당하는 과정을 모델링하고, 전역 메모리를 통한 동기화 메커니즘을 포함한다. QDAS를 푸시다운 시스템, 페트리 넷, FIFO 시스템, 카운터 시스템과 비교·연계시켜, 특히 Parikh 커버러빌리티 문제에 대한 최악‑사례 복잡도 결과를 여러 하위 클래스에 대해 정확히 규명한다.

상세 분석

QDAS는 크게 네 가지 구성 요소로 정의된다. 첫째, 블록이라 불리는 원자적 코드 조각은 식별자와 전역 메모리 접근 집합을 가진다. 둘째, 각 블록은 동기(synchronous) 혹은 비동기(asynchronous) 호출을 통해 특정 대기 큐에 삽입된다. 셋째, 스케줄러는 현재 사용 가능한 코어 수와 각 큐의 우선순위 정책에 따라 큐에서 블록을 꺼내 실행한다. 넷째, 실행 중인 블록은 전역 메모리의 읽기·쓰기 연산을 수행함으로써 다른 블록과 동기화한다. 이러한 동작을 전이 시스템으로 기술하면, 상태는 (큐 내용, 코어 할당, 메모리 값)의 튜플이며, 전이는 블록 삽입·제거·실행에 해당한다.

논문은 QDAS를 기존 형식 모델과 비교한다. 푸시다운 시스템과는 스택 구조가 없지만, 대기 큐가 FIFO 특성을 갖는 점에서 유사하며, 특히 하나의 큐만을 허용하는 제한된 QDAS는 푸시다운 시스템과 동등한 표현력을 가진다. 페트리 넷과의 관계에서는 각 큐를 장소(place)로, 블록 삽입을 토큰 생성, 블록 실행을 토큰 소모로 매핑함으로써 일반적인 유한-마크스 페트리 넷으로 변환 가능함을 보인다. FIFO 시스템과는 큐의 순서 보존 특성 때문에 직접적인 동형성을 갖으며, 다중 큐를 허용하는 QDAS는 다중 FIFO 시스템과 동등한 복잡도를 가진다. 카운터 시스템과의 연관성은 전역 메모리의 정수값을 카운터로 해석함으로써, QDAS가 선형 제한 카운터 머신(LCM)과 같은 강력한 모델을 포함한다는 점에서 드러난다.

핵심 복잡도 분석은 Parikh 커버러빌리티 문제에 초점을 맞춘다. Parikh 이미지란 실행 경로에서 각 블록이 몇 번 호출되었는지를 나타내는 벡터이며, 특정 벡터가 도달 가능한지 여부를 묻는 것이 커버러빌리티이다. 논문은 (i) 단일 큐·단일 코어 QDAS는 PSPACE‑complete, (ii) 다중 큐·다중 코어이면서 각 큐가 FIFO 규칙만 따르는 경우 EXPSPACE‑complete, (iii) 전역 메모리 접근이 제한된 경우 NP‑complete 등으로 복잡도를 정확히 분류한다. 이러한 결과는 기존 푸시다운 시스템이나 페트리 넷의 복잡도와 일치하거나, QDAS가 추가적인 동시성·비동기성을 포함함에도 불구하고 복잡도 폭발을 억제할 수 있음을 보여준다. 또한, 결정 가능성 경계가 명확히 제시되어, 실용적인 검증 도구 설계 시 어떤 제약을 두어야 하는지 가이드라인을 제공한다.