FFT 알고리즘 최적화와 부울 SAT 기반 최소 연산 탐색

초록

본 논문은 전통적인 분할-기수( split‑radix) FFT보다 적은 실수 연산을 달성할 수 있는 새로운 FFT 패밀리를 정의하고, 이를 부울 만족도(SAT)와 SMT 기법으로 모델링하여 최적 연산 수를 탐색한다. 제한된 흐름 그래프 내에서 트위들 팩터를 자유롭게 선택하면서도 모든 팩터가 n‑번째 단위근이어야 한다는 조건을 유지한다. 실험 결과 256·512 포인트 FFT에서 기존 split‑radix보다 연산량을 약 1~2 % 절감한 알고리즘을 발견하였다.

상세 분석

이 연구는 “연산 최소화”라는 고전적인 목표를 현대 논리 검증 도구에 접목시킨 점에서 혁신적이다. 먼저 저자들은 전형적인 전력‑2 FFT(라디스‑2, 라디스‑4, 분할‑기수 등)의 흐름 그래프가 동일한 위상 구조를 공유한다는 사실을 이용한다. 각 노드에 (stride, base, Ws)라는 3‑튜플을 부여함으로써, 트위들 팩터를 바꾸어도 그래프 자체는 변하지 않으며, 이 튜플이 변형 가능한 파라미터 공간을 정의한다.

핵심은 이 파라미터 공간을 부울 변수 집합으로 인코딩하고, “연산 비용 ≤ C”라는 제약을 SMT‑LIB 형식의 정량식으로 표현하는 것이다. 여기서 비용 모델은 실수 곱셈을 6 FLOP, 특수 경우(±1, ±i 등)를 0 FLOP, 복소수 곱셈을 4 FLOP 등으로 구분한다. 또한, 좌·우 트위들 팩터가 복소수 켤레인 경우 비용을 6 FLOP으로 낮추는 최적화도 포함한다.

SMT 솔버는 SAT와 이론 전파(정수 비트벡터 연산)를 결합해 탐색한다. 저자들은 대칭 축소(symmetry reduction)와 그래프 분할(partitioning) 기법을 적용해 문제 규모를 크게 줄였다. 예를 들어, 동일한 stride·base 조합을 갖는 노드들을 그룹화하고, 각 그룹에 대해 동일한 트위들 선택을 강제함으로써 탐색 공간을 지수적으로 감소시켰다.

실험에서는 n=256, 512에 대해 각각 6616·, 15128·개의 최소 FLOP 알고리즘을 찾아냈다. 이들은 기존 split‑radix(256‑점 6664 FLOP, 512‑점 15368 FLOP)보다 각각 48·, 240· FLOP 적다. 다만, Van Buskirk·tangent FFT가 달성한 6552·, 15048·보다 약간 높은 수치이다. 이는 논문이 “트위들 팩터는 반드시 n‑번째 단위근이어야 한다”는 제약을 유지했기 때문이며, 제약을 완화하면 더 낮은 연산량도 가능함을 시사한다.

또한, 저자들은 이 방법이 단순 연산 최소화 외에도 하드웨어‑특화 트위들 설계, 정확도·에너지 최적화 등 다양한 설계 목표에 확장 가능함을 강조한다. 현재는 알고리즘 설계 자체보다는 탐색 프레임워크를 입증하는 데 초점을 맞추었으며, 향후 비단위근 트위들, 비정수 비트폭, 파이프라인 비용 등을 포함한 다목적 최적화로 확장할 계획이다.

이 논문은 FFT 설계 분야에 두 가지 중요한 메시지를 전달한다. 첫째, 전통적인 수학적 변형(예: 트위들 회전)만으로는 도달하기 어려운 최적점이 논리 검증 도구를 통해 발견될 수 있다. 둘째, 흐름 그래프라는 구조적 불변성을 활용하면 거대한 설계 공간을 효율적으로 탐색할 수 있다. 이러한 접근법은 앞으로 고성능 DSP, 통신, 이미지 처리 등 실시간 신호 처리 시스템에서 연산량·전력 소비를 최소화하는 새로운 설계 패러다임을 제공할 것으로 기대된다.