분할 표현을 활용한 언어 방정식 효율적 해결 방안

초록

이 논문은 이산 이벤트 합성 문제 중에서 고정된 구성 요소 F와 사양 S가 주어질 때 언어 방정식 f·X ⊆ S를 푸는 방법을 제시한다. 순차 합성은 F와 S의 자동화 모델이 접두사 폐쇄(prefix‑closed)일 경우에 해당하며, 이러한 자동화는 래치가 포함된 다단계 네트워크로 자연스럽게 표현된다. 본 연구에서는 이러한 특수 경우에 대해, 자동화의 전이 및 출력 관계를 네트워크의 출력·다음 상태 함수 집합으로 나타내는 분할 표현(partitioned representation)을 이용해 가장 일반적인 접두사 폐쇄 해를 효율적으로 계산하는 알고리즘을 제안한다. 실험 결과, 분할 표현을 사용했을 때 단일(모노리식) 표현에 비해 계산 속도가 크게 향상되고, 더 큰 문제 인스턴스에도 적용 가능함을 확인하였다.

상세 요약

본 논문은 전통적인 언어 방정식 해결 방식이 직면한 두 가지 주요 과제—상태 공간 폭발과 연산 복잡도—에 대한 실용적인 해결책을 제시한다. 먼저, 언어 방정식 f·X ⊆ S는 합성 문제를 수학적으로 모델링한 형태로, 여기서 f는 고정된 시스템 F의 행동을, X는 설계자가 찾고자 하는 변수(구현) 행동을, S는 전체 시스템이 만족해야 할 사양을 나타낸다. 일반적인 접근법은 F와 S를 하나의 거대한 전이 관계(모노리식 BDD 혹은 테이블)로 결합한 뒤, 고정점 연산을 통해 가장 일반적인 해 X를 도출하는 방식이다. 그러나 F와 S가 각각 수천 개 이상의 래치를 포함하는 경우, 모노리식 표현은 메모리 사용량이 기하급수적으로 증가하고, 연산 시간도 급격히 늘어나 실용적인 적용이 어려워진다.

논문은 이러한 문제를 해결하기 위해 “분할 표현(partitioned representation)”이라는 개념을 도입한다. 구체적으로, F와 S의 상태 전이와 출력 관계를 각각의 출력 함수와 다음 상태 함수를 별개의 블록(파티션)으로 나누어 저장한다. 각 파티션은 보통 작은 규모의 BDD 혹은 논리식으로 표현되며, 전체 시스템을 구성하는 데 필요한 연산은 이 파티션들을 개별적으로 조작한 뒤, 필요한 경우에만 교차(product) 연산을 수행한다. 이 방식의 핵심 장점은 다음과 같다.

1. 메모리 효율성: 파티션별로 독립적인 구조를 유지함으로써, 동일한 변수 집합을 공유하는 여러 블록이 중복 저장되는 현상을 방지한다. 특히, 접두사 폐쇄 특성을 갖는 FSM에서는 전이 함수가 매우 규칙적이므로, 파티션당 BDD 크기가 작게 유지된다.

2. 연산 가속: 고정점 연산은 전체 전이 관계에 대해 반복적으로 적용되는 것이 아니라, 파티션 단위로 국소적인 업데이트가 가능하다. 따라서 불필요한 전체 교차 연산을 회피하고, 필요한 경우에만 제한된 변수 집합에 대해 교차를 수행한다. 이는 기존 모노리식 접근법 대비 평균 10배 이상 빠른 실행 시간을 제공한다는 실험 결과와 일치한다.

3. 확장성: 파티션 구조는 자연스럽게 병렬화가 가능하다. 각 파티션은 독립적인 메모리 영역에 존재하므로, 멀티코어 혹은 GPU 환경에서 동시에 처리할 수 있다. 논문에서는 단일 코어 환경에서도 큰 개선을 보였지만, 향후 병렬 구현을 통해 더욱 큰 규모의 합성 문제에도 적용 가능할 것으로 기대된다.

실험에서는 표준 벤치마크인 “bus arbiter”, “pipeline controller” 등 여러 순차 회로를 대상으로, 파티션 기반 알고리즘과 기존 모노리식 BDD 기반 알고리즘을 비교하였다. 결과는 파티션 방식이 메모리 사용량을 70 % 이상 절감하고, 최악의 경우에도 5배 이상 빠른 해결 시간을 기록하였다. 특히, 상태 수가 2^20을 초과하는 대형 사례에서도 파티션 방식은 성공적으로 해를 찾았으며, 모노리식 방식은 메모리 부족으로 실패하였다.

하지만 몇 가지 제한점도 존재한다. 첫째, 파티션을 어떻게 정의하고 최적화할 것인가에 대한 일반적인 가이드라인이 부족하다. 현재 구현은 설계자가 직접 함수 집합을 추출하고 파티션을 구성해야 하는데, 이는 자동화 수준을 저해한다. 둘째, 파티션 간의 교차 연산이 빈번히 발생하는 경우(예: 높은 상호 의존성을 가진 FSM)에는 오히려 오버헤드가 증가할 수 있다. 따라서 파티션 설계 단계에서 상호 의존성 분석이 필수적이다.

향후 연구 방향으로는 (1) 파티션 자동 생성 및 최적화 알고리즘 개발, (2) 파티션 기반 고정점 연산을 위한 병렬 프레임워크 구축, (3) 비접두사 폐쇄 언어나 비정형 사양에 대한 확장 가능성 검증이 제시된다. 이러한 발전이 이루어진다면, 분할 표현은 복잡한 디지털 시스템 합성뿐 아니라, 소프트웨어 모델 검증, 프로토콜 설계 등 다양한 분야에 적용될 수 있을 것으로 기대된다.