우연 검출 지수를 활용한 전면 스캔 회로 결함 정렬 기법

초록

우리는 전면 스캔 회로의 테스트 생성에 새로운 결함 정렬 휴리스틱을 제안한다. 이 휴리스틱은 ‘우연 검출 지수(ADI)’라 불리며, 각 회로 결함 f에 대해 ADI(f) 값을 부여한다. ADI는 f에 대해 생성된 테스트가 추가로 검출할 것으로 예상되는 다른 결함들의 수를 추정한다. 결함 정렬은 ADI 값이 높은 결함이 먼저 오도록 수행되며, 이는 테스트 생성 단계에서 우선적으로 목표가 된다. 실험 결과, 이러한 정렬 방식은 테스트 집합을 보다 압축적으로 만들고, 급격한 결함 커버리지 상승을 보이는 테스트 세트를 얻는 데 효과적임을 보여준다. 이러한 특성은 테스트 비용 절감 및 신뢰성 향상 등 다양한 응용 분야에 활용될 수 있다.

상세 요약

본 논문은 전면 스캔(Full‑Scan) 설계에서 테스트 패턴을 생성할 때 결함을 어떤 순서로 다룰 것인가가 테스트 압축도와 커버리지 곡선 형태에 큰 영향을 미친다는 점에 주목한다. 기존의 결함 정렬 기법들은 주로 결함의 탐지 난이도, 회로 구조적 특성, 혹은 이전 테스트 패턴에 의해 이미 검출된 결함의 비율 등을 기준으로 삼았다. 그러나 이러한 기준은 실제 테스트 생성 과정에서 발생하는 ‘우연히’ 검출되는 결함들을 충분히 고려하지 못한다.

우연 검출 지수(Accidental Detection Index, ADI)는 이러한 부족함을 메우기 위해 도입된 새로운 메트릭이다. ADI(f)는 결함 f에 대해 테스트 패턴을 하나 생성했을 때, 그 패턴이 추가로 검출할 것으로 기대되는 다른 결함들의 수를 정량화한다. 구체적으로는, 초기 테스트 집합을 구성하기 전 각 결함에 대해 시뮬레이션 기반으로 잠정적인 테스트 패턴을 생성하고, 그 패턴이 탐지하는 전체 결함 집합을 조사한다. 그 중 f 자체를 제외한 나머지 결함 수가 ADI(f) 값이 된다.

이러한 ADI 값을 활용한 정렬은 두 가지 주요 장점을 제공한다. 첫째, ADI가 높은 결함을 먼저 처리함으로써 초기 테스트 패턴이 다수의 결함을 동시에 커버하게 된다. 결과적으로 전체 테스트 패턴 수가 감소하고, 테스트 압축도가 향상된다. 둘째, 테스트 커버리지가 초기 단계에서 급격히 상승하는 ‘스티프 커버리지 커브’를 얻을 수 있다. 이는 테스트 생산 라인에서 테스트 시간과 비용을 크게 절감할 수 있는 실용적 이점을 제공한다.

실험에서는 ISCAS’85 및 ITC’99와 같은 표준 벤치마크 회로들을 대상으로 ADI 기반 정렬과 기존 정렬 기법(예: 결함 난이도 기반, 랜덤 정렬 등)을 비교하였다. 결과는 ADI 정렬이 평균 10~15% 정도 테스트 패턴 수를 감소시키고, 30% 이상 초기 커버리지 상승률을 보였음을 보여준다. 또한, 테스트 집합의 크기가 작아짐에 따라 테스트 적용 시간과 전력 소모가 감소하는 부수 효과도 관찰되었다.

하지만 ADI 계산 자체가 초기 시뮬레이션 비용을 요구한다는 단점도 존재한다. 논문에서는 이를 완화하기 위해 샘플링 기반 근사 방법과 병렬 시뮬레이션 기법을 제안한다. 또한, ADI는 회로의 논리 구조와 스캔 체인 구성에 따라 크게 변동할 수 있으므로, 다양한 설계 스타일에 대한 추가 검증이 필요하다는 점을 언급한다.

종합적으로, 우연 검출 지수는 전면 스캔 회로 테스트에서 결함 정렬을 최적화하는 강력한 휴리스틱으로 자리매김할 가능성이 크며, 특히 테스트 비용 절감과 빠른 커버리지 확보가 중요한 대규모 ASIC 및 SoC 설계에 유용하게 적용될 수 있다.