노이즈 기반 논리로 풀어낸 부울 만족도 문제

초록

본 논문은 잡음 기반 논리(NBL)의 초월공간과 중첩 특성을 이용해 부울 만족도(SAT) 문제를 단일 연산으로 판정하고, 변수 개수 n에 비례하는 횟수만에 만족 해를 찾는 알고리즘을 제안한다. 아날로그 회로, FPGA·ASIC 등 기존 하드웨어로 구현 가능함을 논의하고, MATLAB 시뮬레이션을 통해 정확성을 검증하였다.

상세 분석

노이즈 기반 논리(NBL)는 서로 직교하는 잡음 비트들을 이용해 ‘논리 잡음 비트’를 정의하고, 이들을 곱·덧셈으로 조합해 2ⁿ 차원의 초월공간을 만든다. 핵심은 동일한 와이어 위에 서로 다른 논리값을 동시에 전송할 수 있다는 점으로, 이는 전통적인 디지털 회로가 한 번에 하나의 입력만 처리하는 제한을 근본적으로 회피한다는 의미다. 논문은 각 변수 xᵢ에 대해 두 개의 잡음 비트 N_{xᵢ}와 N_{\bar{x}ᵢ}를 할당하고, (N_{xᵢ}+N_{\bar{x}ᵢ})를 곱해 전체 식 T를 구성한다. T를 전개하면 2ⁿ개의 미니텀에 해당하는 잡음 곱들의 합이 되며, 이는 모든 가능한 입력 벡터의 중첩이다.

SAT 인스턴스를 NBL 형태로 변환할 때는 두 단계가 있다. 첫째, τ_N이라는 초월공간을 구성해 모든 2ⁿ개의 유효 미니텀을 표현한다. 여기서는 각 변수의 양·음 리터럴을 해당 변수에 속한 모든 절에 대한 잡음 비트들의 곱으로 대체한다. 둘째, Σ_N은 실제 SAT 절들을 잡음 기반 논리식으로 바꾸는 과정이다. 절 c_j의 양 리터럴은 해당 절에 대한 ‘큐브 서브스페이스’ T_{jv}로, 음 리터럴은 그 부정인 \bar{T}_{jv}로 치환한다. Σ_N을 전개하면 각 절에서 선택된 리터럴들의 잡음 곱이 전체 초월공간과 곱해져, 만족 가능한 미니텀만이 비영(非零) 신호를 만든다. 따라서 Σ_N의 출력 평균값이 0이 아니면 SAT 인스턴스는 만족 가능하다는 것을 한 번의 연산으로 판단할 수 있다.

해를 찾는 과정은 변수 하나씩 고정하면서 Σ_N을 재구성하는 반복이다. 각 단계에서 해당 변수에 대한 리터럴을 고정하고 나머지 변수에 대한 전체 중첩을 다시 생성하면, 만족 가능한 해가 존재하는지 여부를 즉시 확인할 수 있다. 최악의 경우 n번의 반복으로 완전한 만족 할당을 얻을 수 있다. 이 알고리즘은 전통적인 DPLL이나 CDCL 방식과 달리 탐색 트리를 전혀 구성하지 않으며, 연산 복잡도는 잡음 비트 생성·곱·덧셈 연산에 한정된다.

하드웨어 구현 측면에서 저자들은 넓은 대역폭을 갖는 아날로그 증폭기, 가산기, 곱셈기, 저역통과 필터만으로도 NBL 회로를 구축할 수 있다고 주장한다. 또한 FPGA나 ASIC에 디지털 방식으로 잡음 비트를 생성·처리하는 구조도 가능하다고 제시한다. 실제 구현은 아직 없지만, MATLAB 기반 시뮬레이션을 통해 3변수·4절 CNF 예제에서 정확히 SAT/UNSAT을 판정하고, 만족 해를 찾아내는 모습을 보였다.

이 접근법은 양자 컴퓨팅의 중첩 개념과 유사하지만, 잡음 비트는 실제 아날로그 신호이므로 현재 상용 기술로도 구현이 가능하다는 점에서 차별화된다. 다만 잡음 비트의 완전한 직교성 유지, 신호‑노이즈 비율 관리, 회로 규모가 변수·절 수에 따라 급격히 커지는 문제 등이 실용화에 남은 과제이다.