동기식 시스템의 반응시간: 비합성성 탐구와 실용적 해법

초록

본 논문은 동기식 시스템에서 입력에 대한 출력 반응시간을 형식적으로 정의하고, 전통적인 순차·병렬 합성 연산 하에서 반응시간이 일반적으로 비합성임을 증명한다. 이를 극복하기 위한 근사적 합성 방법과 검증 적용 방안을 제시한다.

상세 분석

논문은 먼저 동기식 시스템을 Moore‑머신 형태의 라벨드 전이 시스템(LTS)으로 모델링한다. 입력 집합 In과 출력 집합 Out을 갖는 시스템 S = ⟨In, Out, Q, E, out, q₀⟩은 각 라운드마다 입력과 현재 내부 상태에 의해 새로운 내부 상태를 결정하고, 그 상태에 라벨링된 출력이 관측된다. 이러한 정의는 Lustre·PsyC와 같은 데이터플로우 언어의 시맨틱을 포착한다.

반응성(reactivity)은 “두 입력이 서로 다른 비동형(비동등) 후속 상태를 만들 수 있는가”로 정의된다. 구체적으로, 상태 q가 존재하는 입력 쌍 (a₁,a₂)∈In×In에 대해 q ─a₁→ q₁, q ─a₂→ q₂이며 q₁ ≁ q₂이면 q는 반응적이다. 여기서 ≁는 bisimulation의 부정이며, bisimulation은 출력 라벨 일치와 양방향 전이 매칭을 요구한다.

반응시간은 이러한 비동형을 최초로 확인하는 데 필요한 최소 전이 수의 최악‑사례 상한으로 정의된다. 논문은 두 가지 관점을 제시한다. 낙관적(관측 가능한 효과가 언제든 발생할 수 있음)과 비관적(반드시 발생해야 함)이다. 검증 목적상 비관적 정의를 채택하고, 모든 가능한 입력 시퀀스에 대해 첫 번째 관측 가능한 차이가 나타나는 라운드 수의 최댓값을 deterministic reaction time이라 명명한다.

핵심 기술은 “separator”와 “observable effect” 개념이다. 두 상태 p,q가 비동형이면, 이를 증명하는 입력 워드 w를 separator라 한다. separator w에 대한 두 실행 경로는 서로 다른 출력 시퀀스를 생성하고, 그 차이가 최초로 나타나는 인덱스를 observable effect라 정의한다. separator가 모든 무한 입력의 prefix가 될 경우, 상태는 strongly separable라 부른다.

합성 부분에서는 순차 합성(∘)과 병렬 합성(∥)을 정의한다. 순차 합성은 첫 시스템의 출력 타입을 두 번째 시스템의 입력 타입과 동일하게 맞추어 상태 공간을 Q_f×Q_g 로 확장하고, 전이와 출력 함수를 각각 연쇄한다. 병렬 합성은 입력·출력 타입을 카테시안 곱으로 결합하고, 두 시스템의 전이를 동기화한다. 이러한 연산 하에서 반응시간이 비합성임을 여러 예시(그림 1‑3)와 정리(정의 7)로 증명한다. 즉, 두 컴포넌트가 각각는 유한 반응시간을 가질지라도, 합성 결과는 무한 반응시간을 가질 수 있다.

비합성성을 완화하기 위해 논문은 “deterministic separator” 기반의 근사적 합성 방법을 제안한다. 즉, 각 컴포넌트에서 결정론적 separator 집합 DSepPairs(q)를 추출하고, 그 길이의 최댓값을 상한으로 사용한다. 이 상한은 합성 시스템의 반응시간을 보수적으로 추정할 수 있게 해준다.

마지막으로, 이러한 형식적 프레임워크를 실시간 임베디드 시스템 검증에 적용한다. 모델체크 도구와 결합해, 반응시간 위배 여부를 자동으로 탐지하거나, 설계 단계에서 반응시간 보장을 위한 구성 규칙을 도출한다. 전체적으로 논문은 반응시간을 기능적 종속성의 미세한 형태로 해석하고, 비합성성을 정량화하며, 실용적인 검증 기법을 제시한다는 점에서 의미가 크다.