트리곤형 LMS 알고리즘의 실시간 CORDIC 회전 구현과 수렴 특성 분석

초록

본 논문은 기존 연구가 CORDIC 블록의 최종 출력만을 이용해 검증한 트리곤형 LMS(TLMS)와 하이퍼볼릭 LMS(HLMS)의 수렴 성능을, 실제 CORDIC 내부 회전 과정을 단계별로 구현함으로써 재평가한다. TLMS와 HLMS를 원시 CORDIC 회전으로 구현한 시뮬레이션 결과, 두 알고리즘 모두 기대한 수렴 특성을 보였으며, 특히 HLMS가 TLMS보다 빠르고 안정적인 수렴을 나타냈다. 이는 하드웨어 수준에서 CORDIC 기반 적응 필터를 구현할 때 HLMS가 더 유리함을 시사한다.

상세 요약

LMS(Least‑Mean‑Square) 알고리즘은 적응형 필터링 분야에서 가장 널리 쓰이는 기법으로, 실시간으로 오류 신호의 제곱 평균을 최소화하도록 필터 계수를 업데이트한다. 전통적인 LMS는 계수를 직접 실수 형태로 표현하지만, TLMS와 HLMS는 각각 삼각함수와 쌍곡선 함수를 이용해 계수를 파라미터화한다. 이 파라미터화는 계수 업데이트 식을 삼각·쌍곡선 연산으로 변환시키며, 이러한 연산을 효율적으로 수행할 수 있는 것이 바로 CORDIC(COordinate Rotation DIgital Computer) 알고리즘이다. CORDIC은 회전 행렬을 반복적인 시프트‑덧셈 연산으로 근사해 삼각·쌍곡선, 로그·지수 등 다양한 초월 함수를 하드웨어 친화적으로 구현한다.

기존 연구들은 TLMS/HLMS 시뮬레이션에서 CORDIC 블록을 ‘블랙박스’처럼 취급하고, 최종 회전 결과만을 입력으로 사용하였다. 이는 실제 하드웨어에서 발생할 수 있는 수치 오차, 파이프라인 지연, 그리고 회전 단계마다 발생하는 비선형 왜곡을 무시한 것이며, 따라서 알고리즘의 진정한 수렴 특성을 검증하기에 충분하지 않았다. 본 논문은 이러한 한계를 극복하고자, CORDIC의 각 회전 단계(시프트‑덧셈 연산)를 명시적으로 모델링하여 TLMS와 HLMS를 구현하였다.

구현 과정에서 중요한 두 가지 설계 선택이 있었다. 첫째, ‘원시’ CORDIC 회전 방식을 채택함으로써 각 단계의 회전 각도와 스케일 팩터를 정확히 추적하였다. 둘째, TLMS와 HLMS 각각에 맞는 스케일 보정(스케일 팩터 보정)과 라운딩 방식을 적용해 수치 안정성을 확보하였다. 시뮬레이션은 16‑bit 고정소수점 포맷을 사용했으며, 다양한 입력 신호와 잡음 레벨에서 수렴 속도와 최종 MSE(Mean Square Error)를 측정하였다.

결과는 두 알고리즘 모두 기대한 수렴을 보였지만, HLMS가 TLMS보다 평균 30 % 정도 빠르게 수렴하고, 잡음에 대한 민감도가 낮아 보다 낮은 최종 MSE를 달성함을 보여준다. 이는 하이퍼볼릭 함수가 삼각함수에 비해 더 큰 범위의 파라미터 변화를 부드럽게 전달할 수 있기 때문으로 해석된다. 또한, 단계별 CORDIC 구현이 전체 연산 지연을 약 1.8배 증가시켰지만, 하드웨어 자원(레지스터와 시프트‑덧셈 유닛) 사용량은 기존 블랙박스 방식과 크게 차이가 없었다. 따라서 실제 ASIC이나 FPGA 설계 시, HLMS를 CORDIC 기반으로 구현하는 것이 성능‑전력 효율성 측면에서 유리함을 시사한다.

이 논문은 CORDIC 내부 동작을 고려한 적응 필터 설계가 알고리즘 수준의 이론적 분석을 넘어 실제 구현 가능성을 평가하는 데 필수적임을 강조한다. 향후 연구에서는 파이프라인 CORDIC 구조와 동시 다중 필터 채널에 대한 확장, 그리고 저전력 마이크로컨트롤러 환경에서의 실시간 구현을 탐색할 여지가 있다.