ANDEXOR 기반 가역 회로의 브리징 결함 테스트

초록

본 논문은 k-입력 제어 NOT(k‑CNOT) 게이트로 구성된 가역 논리 회로를 AND‑EXOR 형태로 구현했을 때, 단일 브리징 결함(SBF)을 검출하기 위한 테스트 패턴 수식을 제시한다. n개의 입력과 p개의 관측 출력을 갖는 (n+p)‑입력 회로는 3n + ⌈log₂p⌉ + 2개의 테스트만으로 모든 SBF를 검출할 수 있음을 증명한다.

상세 요약

가역 회로는 입력과 출력이 일대일 대응 관계에 있어 정보 손실이 없으며, 양자 컴퓨팅, 저전력 설계 등에서 핵심 기술로 부상하고 있다. 특히 k‑CNOT(통제선이 k개인 NOT) 게이트는 가역 연산을 구현하는 기본 블록이며, k > 1일 때는 다중 제어 라인을 필요로 한다. 논문은 이러한 k‑CNOT을 비가역적인 k‑입력 AND 게이트와 EXOR 게이트의 직렬 연결로 구현함으로써, 기존 가역 회로 설계와는 다른 물리적 구조를 만든다. 이 구조는 AND‑EXOR 형태이므로, 전통적인 디지털 회로에서 흔히 발생하는 브리징 결함, 즉 두 신호선이 물리적으로 단락되어 AND 혹은 OR 형태로 결합되는 현상을 그대로 적용할 수 있다.

브리징 결함 모델은 크게 두 종류, 와이어‑AND와 와이어‑OR 로 구분되며, 각각 논리 0과 1을 강제하거나 신호를 논리적으로 결합한다. 가역 회로는 모든 게이트가 가역성을 유지해야 하므로, 이러한 비가역적 결함이 회로 전체에 미치는 영향을 정확히 파악하는 것이 테스트 설계의 핵심이다. 논문은 먼저 회로를 (n + p)‑입력 AND‑EXOR 형태로 모델링하고, 각 k‑CNOT 게이트가 입력 라인 집합과 출력 라인 집합을 어떻게 매핑하는지를 수학적으로 정리한다. 그 다음, 단일 브리징 결함이 발생했을 때 관측 가능한 출력에 미치는 영향을 분석하여, 결함이 감지되지 않을 수 있는 ‘숨은’ 경우를 식별한다.

핵심 기여는 이러한 숨은 경우를 모두 배제할 수 있는 최소 테스트 집합을 도출한 것이다. 저자는 n개의 입력 라인 각각에 대해 3개의 기본 테스트 패턴(0, 1, 그리고 전이 패턴)을 적용하고, p개의 관측 출력에 대해 ⌈log₂p⌉개의 추가 패턴을 삽입한다. 최종적으로 3n + ⌈log₂p⌉ + 2개의 테스트만으로 모든 가능한 단일 브리징 결함을 검출할 수 있음을 증명한다. 이 식은 기존 가역 회로 테스트에서 요구되는 복잡도와 비교했을 때 현저히 낮은 수치를 보여, AND‑EXOR 기반 가역 회로가 실용적인 테스트 가능성을 갖는다는 강력한 근거를 제공한다. 또한, 테스트 패턴 생성 알고리즘이 선형 시간 복잡도를 가지므로 대규모 회로에도 적용 가능함을 강조한다.

이 논문의 결과는 가역 회로 설계 단계에서 브리징 결함을 고려한 구조 최적화와, 테스트 비용을 최소화하는 설계 가이드라인을 제공한다는 점에서 학술적·산업적 의미가 크다. 특히 양자 회로 구현 시 물리적 배선 오류가 빈번히 발생할 수 있는 환경에서, 이러한 테스트 방법론은 오류 검출과 디버깅을 효율적으로 수행하는 데 기여할 수 있다.