최악 실행 시간 계산을 위한 타임드 게임

초록

본 논문은 캐시와 파이프라인을 갖는 임베디드 프로세서의 최악 실행 시간(WCET)을 정확히 상한으로 추정하기 위해, 추상 프로그램과 아키텍처 모델을 타임드 오토마타 네트워크로 결합한 타임드 게임 프레임워크를 제안한다. 추상화 단계, 게임 구성 단계, 그리고 UPPAAL‑TiGA를 이용한 최적 경로 계산이라는 3단계 절차를 통해 ARM9 기반 벤치마크에 적용했으며, 동적 전압·주파수 스케일링을 포함한 확장성도 입증하였다.

상세 분석

이 연구는 WCET 분석 분야에서 전통적인 정적 분석 기법이 갖는 과도한 보수성 문제를 완화하고, 동시에 모델 검증 도구의 강력한 탐색 능력을 활용한다는 점에서 혁신적이다. 첫 번째 단계에서는 원시 프로그램을 “WCET‑동등”한 추상 프로그램으로 변환한다. 여기서는 명령어 레벨의 사이드 이펙트를 보존하면서, 메모리 접근 패턴과 분기 흐름을 최소화하는 추상화 기법을 적용한다. 이 과정은 캐시 히트·미스와 파이프라인 스테이징 효과를 보존하도록 설계되어, 실제 하드웨어 동작을 과도하게 단순화하지 않는다.

두 번째 단계에서는 추상 프로그램을 타임드 오토마타와 결합한다. 시스템 아키텍처—예를 들어, 명령어 캐시, 데이터 캐시, 파이프라인 단계, 그리고 인터커넥트 지연—를 각각 독립적인 타임드 자동자(TA)로 모델링하고, 이들을 동기화 채널을 통해 조합한다. 중요한 점은 각 TA가 비결정적 선택을 허용한다는 것이다. 즉, 캐시 교체 정책이나 파이프라인 충돌과 같은 불확실성을 게임 이론적 “플레이어 2”(환경)에게 위임함으로써, 최악 상황을 자동으로 탐색한다.

세 번째 단계에서는 구성된 타임드 게임을 UPPAAL‑TiGA에 입력하고, 목표 상태(프로그램 종료)까지의 최적(최대) 도달 시간을 계산한다. 여기서 “최적”은 플레이어 1(분석기)이 가능한 한 빨리 종료하려는 목표와, 플레이어 2(환경)가 가능한 한 오래 걸리게 만들려는 목표 사이의 미니맥스 게임 해를 의미한다. UPPAAL‑TiGA는 지역(리전) 기반 탐색과 가격(가격) 확장 기법을 활용해, 상태 공간 폭발을 억제하면서도 정확한 상한값을 제공한다.

실험 결과는 ARM9 기반 벤치마크(예: Mibench, CoreMark)에서 기존 정적 분석 도구와 비교했을 때, 보수성은 크게 감소했으나 안전성은 유지된다는 것을 보여준다. 또한, 동적 전압·주파수 스케일링(DVFS) 시나리오를 모델에 추가함으로써, 프로세서 속도가 실행 중에 변하는 경우에도 동일한 프레임워크로 WCET를 추정할 수 있음을 입증하였다.

이 논문의 주요 기여는 (1) WCET‑동등 추상화와 타임드 게임 모델링을 결합한 새로운 분석 파이프라인, (2) UPPAAL‑TiGA를 활용한 정량적 최악 시간 계산 방법, (3) 하드웨어 동적 변화를 자연스럽게 포함할 수 있는 확장성이다. 한편 제한점으로는 모델링 복잡도와 상태 공간 크기가 프로그램 규모에 따라 급격히 증가할 수 있다는 점, 그리고 캐시 교체 정책이나 파이프라인 구조에 대한 정확한 사전 지식이 필요하다는 점을 들 수 있다. 향후 연구에서는 자동화된 추상화 도구 개발, 상태 공간 축소를 위한 추상 해석 기법 통합, 그리고 멀티코어·하이퍼스레딩 환경에 대한 확장 등을 제시한다.