시계 제어 축소 발생기의 선형 셀룰러 오토마타 모델링

초록

본 논문은 LFSR 기반 시계 제어 축소 발생기(CCSG)를 선형 셀룰러 오토마타(CA)와 동등하게 매핑하는 방법을 제시한다. 제시된 변환 알고리즘은 CCSG의 구조를 두 개의 선형 CA 모델로 변환하며, 이를 통해 CCSG의 동작을 선형 시스템으로 분석·암호해독 및 출력 시퀀스 복원에 활용할 수 있다.

상세 분석

CCSG는 두 개 이상의 선형 피드백 시프트 레지스터(LFSR)를 결합하고, 하나의 LFSR가 다른 LFSR의 출력 비트를 선택적으로 “축소”하는 방식으로 동작한다. 전통적으로 이러한 구조는 비선형성을 띠어 암호학적 강점을 제공하지만, 분석 및 설계 단계에서는 복잡한 비선형 동작 때문에 수학적 모델링이 어려웠다. 논문은 이러한 복잡성을 해소하기 위해 CCSG를 두 개의 1‑차원 선형 셀룰러 오토마타(규칙 90·150)로 변환한다는 핵심 아이디어를 제시한다. 변환 과정은 다음과 같다. 첫째, 원본 CCSG의 두 LFSR 각각을 다항식 형태로 표현하고, 각 레지스터의 피드백 다항식이 정의하는 순환 길이를 계산한다. 둘째, 시계 제어 메커니즘(즉, 선택 LFSR의 비트가 다른 LFSR의 출력 흐름을 제어하는 방식)을 논리식으로 전개하여, 선택 비트가 1일 때와 0일 때의 출력 시퀀스가 각각 독립적인 선형 CA에 대응함을 보인다. 셋째, 두 CA의 초기 상태와 규칙을 조합해 전체 CCSG의 출력과 일치하도록 구성한다. 이때 사용되는 규칙은 전통적인 선형 CA인 규칙 90( XOR of left and right neighbor)과 규칙 150( XOR of left, self, right)이며, 두 규칙을 적절히 교차 배치함으로써 원래의 비선형 축소 효과를 선형 연산으로 재현한다.

핵심 통찰은 “비선형 축소 연산이 실제로는 두 개의 선형 연산의 교차 결과”라는 점이다. 따라서 CCSG는 본질적으로 선형 시스템의 합성으로 해석될 수 있다. 이 선형화는 두 가지 실용적 이점을 제공한다. (a) 암호해독 측면에서, 선형 CA는 잘 알려진 베르레시-마르코프(베르레시-마르코프) 알고리즘이나 Berlekamp‑Massey와 같은 선형 복구 기법을 직접 적용할 수 있게 하여, 기존의 비선형 공격보다 효율적인 분석이 가능하다. (b) 출력 시퀀스 복원에서는, 관측된 일부 비트만으로도 해당 선형 CA의 상태를 역추적하여 전체 시퀀스를 재구성할 수 있다. 논문은 이러한 역추적 과정을 구체적인 예제와 함께 단계별로 제시하고, 복원 정확도가 시계 제어 비트의 주기와 LFSR 길이에 따라 어떻게 변하는지도 실험적으로 검증한다.

또한, 변환 알고리즘의 복잡도는 O(L) 수준으로, 여기서 L은 CCSG에 사용된 LFSR의 총 길이이다. 이는 기존의 비선형 모델링에 비해 현저히 낮은 비용이며, 실시간 시스템이나 제한된 하드웨어 환경에서도 적용 가능함을 의미한다. 마지막으로, 논문은 변환된 선형 CA 모델이 기존의 CA 기반 스트림 암호 설계와 호환 가능함을 보여주며, 향후 CA 기반 암호 체계와 CCSG를 통합한 하이브리드 설계의 가능성을 제시한다.