고정밀 하프웨이브 정류기 듀얼 위상 출력 회로

초록

0.5 µm CMOS 공정과 ±1.5 V 저전압을 이용해, 인버터·공통소스·전류미러를 결합한 고정밀 하프웨이브 정류기를 설계하였다. 최대 100 MHz, 400 µA 입력 전류 범위에서 동작하며, 전력 소모가 낮고 트랜지스터 수가 적다.

상세 요약

본 논문은 저전압(±1.5 V) 환경에서도 높은 정밀도와 넓은 대역폭을 확보할 수 있는 하프웨이브 정류기 회로를 제안한다. 회로는 크게 세 부분으로 구성된다. 첫 번째는 입력 전압을 전류 신호로 변환하고 위상 반전을 수행하는 CMOS 인버터이며, 두 번째는 전류를 증폭·전송하는 공통소스 단계, 마지막으로 출력 전류를 복제·분배하는 전류미러 구조이다. 인버터와 공통소스는 각각 NMOS와 PMOS 트랜지스터 한 쌍씩만 사용해 회로 복잡도를 최소화하면서도 전압‑전류 변환 효율을 극대화한다. 전류미러는 대칭형 설계로 두 개의 출력(양·음 위상)을 동시에 제공하므로 듀얼 위상 출력이 가능하다. 0.5 µm CMOS 공정의 최소 채널 길이를 활용해 트랜지스터의 스위칭 속도를 높였으며, 전원 전압을 ±1.5 V로 제한함으로써 저전력 설계 목표를 달성하였다. PSpice 시뮬레이션 결과, 회로는 100 MHz까지의 입력 주파수에서 전류 파형 왜곡이 1 % 이하로 유지되어 고주파 응용에 적합함을 확인했다. 또한 최대 입력 전류 400 µA에 대해 출력 전류 오차가 0.2 % 미만으로, 기존 정류기 대비 정밀도가 크게 향상되었다. 전력 소모는 정류기 동작 시 평균 1.2 mW 수준으로, 저전압·저전력 IoT 디바이스에 적용하기에 충분히 낮다. 트랜지스터 총 개수가 6개에 불과해 면적 효율도 우수하며, 레이아웃 설계 시 배선 복잡도가 낮아 제조 공정 비용 절감 효과가 있다. 그러나 0.5 µm 공정에 의존하는 점과 입력 전류가 400 µA를 초과하면 포화 현상이 발생해 선형성이 저하되는 한계가 존재한다. 향후에는 0.18 µm 이하의 심화 공정 적용과 자동 온도 보상 회로를 도입해 온도 변화에 따른 전류 오프셋을 최소화하는 방안을 모색할 수 있다.