가상 스레드 기반 차세대 범용 프로세서 아키텍처

초록

이 논문은 일반 목적 병렬 컴퓨팅(GPPC)을 효율적으로 지원하기 위해 설계된 ‘가상 스레드 머신(Virtual‑Threaded Machine)’ 아키텍처를 제안한다. 알고리즘 지연과 하드웨어 지연을 동일하게 고려한 ‘일반화 지연(Generalized Latency)’ 개념과 그 허용 정도를 나타내는 ‘일반화 지연 허용도(GLT)’를 정의하고, 높은 GLT를 달성하기 위한 핵심 메커니즘으로 미세 입자 수준의 레지스터 파일 분산, 하드웨어 기반 다중 프로그래밍, 접근 제어 가상 주소, 하드웨어 세마포어 등을 제시한다. 이를 통해 인터럽트 없는 OS 프로그래밍과 최소한의 OS 서비스 사용을 가능하게 한다.

상세 분석

논문은 먼저 GPPC 환경에서 발생하는 ‘알고리즘 지연(algorithmic latency)’과 전통적인 ‘아키텍처 지연(architectural latency)’을 동일 선상에서 평가해야 함을 강조한다. 이를 정량화하기 위해 ‘일반화 지연(Generalized Latency)’이라는 새로운 개념을 도입하고, 시스템이 이러한 지연을 얼마나 흡수할 수 있는지를 나타내는 ‘일반화 지연 허용도(Generalized Latency Tolerance, GLT)’를 정의한다. GLT는 스레드 전환 빈도, 컨텍스트 스위치 비용, 메모리 계층 접근 지연 등을 종합적으로 고려한 복합 지표이며, 높은 GLT를 달성하면 스레드가 거의 즉시 활성화·비활성화될 수 있어 GPPC의 핵심 요구사항을 충족한다.

가상 스레드 머신(VTM)은 이러한 목표를 달성하기 위해 네 가지 핵심 설계를 제시한다. 첫째, ‘분산 미세 입자 레지스터 파일’은 전통적인 전체 레지스터 파일을 하나의 물리적 구조로 두는 대신, 레지스터를 작은 ‘입자(particle)’ 단위로 나누어 여러 레벨의 마이크로아키텍처 메모리(레지스터 캐시, 스위핑 버퍼, 메인 레지스터 파일) 사이에서 하드웨어 스와핑한다. 이는 스레드마다 필요한 레지스터 집합만을 동적으로 할당받게 하여 컨텍스트 스위치 비용을 메모리 접근 수준에 따라 조정한다.

둘째, ‘우선순위 기반 미세 입자 직접 하드웨어 멀티프로그래밍’은 각 스레드에 우선순위를 부여하고, 하드웨어 스케줄러가 입자 단위의 레지스터와 실행 유닛을 실시간으로 재배치한다. 이 과정에서 스레드 간 경쟁이 발생하면 우선순위에 따라 선점이 이루어지며, 전통적인 소프트웨어 스케줄링 오버헤드가 크게 감소한다.

셋째, ‘접근 제어 가상 주소(Access Controlled Virtual Addressing)’는 메모리와 레지스터 모두에 가상 주소 공간을 부여하고, 하드웨어 수준에서 접근 권한을 검증한다. 따라서 스레드가 다른 스레드의 레지스터 입자를 직접 읽거나 쓰는 것이 물리적으로 차단되며, 보안성과 격리성이 강화된다.

넷째, ‘하드웨어 구동 세마포어(Hardware Driven Semaphore)’는 기존 OS 커널이 제공하던 소프트웨어 세마포어를 완전히 대체한다. 세마포어 상태와 대기 큐가 레지스터 입자와 동일한 메모리 계층에 존재하므로, 스레드가 세마포어를 획득·해제하는 과정이 메모리 접근 한 번으로 완료된다. 이는 동기화 비용을 최소화하고, 인터럽트 기반 컨텍스트 전환을 배제한다.

이러한 설계는 전통적인 ‘인터럽트·시스템 콜·커널 모드 전환’이 필요 없는 새로운 OS 프로그래밍 모델을 가능하게 한다. 응용 프로그램은 하드웨어가 제공하는 세마포어와 가상 주소를 직접 이용해 동기화와 자원 할당을 수행하고, OS는 주로 초기 부팅·자원 초기화·정책 관리 정도만 담당한다. 결과적으로 시스템 전체의 레이턴시가 감소하고, 스레드 전환이 수십 나노초 수준으로 가속된다.

하지만 구현 난이도와 하드웨어 비용이 크게 증가한다는 점도 지적된다. 입자 단위 레지스터 스와핑을 위한 대용량 고속 SRAM·CAM, 복잡한 우선순위 스케줄러, 그리고 접근 제어를 위한 메모리 보호 메타데이터가 추가되면 칩 면적과 전력 소모가 기존 코어 대비 수 배 증가할 가능성이 있다. 또한, 기존 소프트웨어 생태계와의 호환성을 유지하려면 가상 스레드 머신을 에뮬레이션하거나 하이브리드 모드를 제공해야 할 필요가 있다.

전반적으로 논문은 GPPC를 위한 새로운 하드웨어-소프트웨어 공동 설계 패러다임을 제시하고, 일반화 지연 허용도라는 정량적 목표를 통해 설계 선택을 평가한다는 점에서 학술적·산업적 의미가 크다.