로그맵과 맥스로그맵 디코더 설계

초록

**
본 논문은 터보 코드 디코딩에 사용되는 로그맵(Log‑Map) 및 맥스로그맵(Max‑Log‑Map) 알고리즘의 구조와 구현 방식을 조사한다. 기존 MAP 기반 디코더의 복잡성을 완화하고, 실시간 처리에 적합하도록 하드웨어 최적화 기법을 제시한다.

**

상세 분석

**
본 논문은 터보 디코더의 핵심인 사후 확률(APP) 계산 과정을 로그 도메인으로 변환한 로그맵 알고리즘과, 로그맵에서 복잡한 로그합 연산을 근사화한 맥스로그맵 알고리즘을 비교·분석한다. 로그맵은 정확도 면에서 MAP과 동일한 성능을 유지하면서도, 로그합(ln (e^a+e^b)) 연산을 테이블 기반 혹은 차분식 근사로 구현함으로써 연산량을 크게 감소시킨다. 반면 맥스로그맵은 로그합을 단순히 max(a,b) 로 대체하고, 보정항인 “log‑sum‑exp” 근사를 무시함으로써 하드웨어 구현이 가장 간단해진다. 이때 발생하는 성능 손실은 일반적으로 0.1 dB 이하로, 실용적인 통신 시스템에서는 허용 가능한 수준이다.

논문은 먼저 시스템 모델을 정의한다. 입력 비트열은 두 개의 병렬 컨볼루션 인코더를 통과하고, 인터리버를 거쳐 전송 채널을 통과한다. 수신 측에서는 소프트 입력 LLR(로그우도비) 값을 얻고, 이를 기반으로 두 개의 SISO(Soft‑Input Soft‑Output) 디코더가 교대로 동작한다. 각 SISO 디코더는 앞서 언급한 로그맵 또는 맥스로그맵을 사용해 전후향 알파·베타 값을 계산하고, 이를 통해 각 비트에 대한 APP를 산출한다.

핵심 기술적 기여는 다음과 같다. 첫째, 로그맵 구현 시 로그합 연산을 8‑bit 정밀도 테이블과 선형 보간법으로 근사함으로써 메모리 사용량을 30 % 절감하고, 연산 지연을 2‑3 사이클로 단축한다. 둘째, 맥스로그맵에 보정항을 선택적으로 삽입하는 “보정맥스” 기법을 제안한다. 이 방법은 보정항을 필요할 때만 활성화해 평균 0.05 dB의 성능 향상을 얻으며, 하드웨어 복잡도는 거의 변하지 않는다. 셋째, 파이프라인 구조와 병렬 처리 유닛을 도입해 초당 수백 메가비트(Mb/s) 수준의 처리량을 달성한다. 특히, 알파·베타 계산을 4‑stage 파이프라인으로 나누고, 각 단계마다 고정소수점 연산을 사용해 전력 소모를 15 % 감소시켰다.

실험 결과는 시뮬레이션과 FPGA 구현 두 가지 측면에서 제시된다. 시뮬레이션에서는 AWGN 채널에서 1/3 및 1/2 코드율에 대해 로그맵이 MAP과 0.02 dB 차이, 맥스로그맵이 0.12 dB 차이를 보였다. FPGA 구현에서는 Xilinx Virtex‑7 보드 상에 5 µs 이하의 레이턴시로 200 Mbps 처리량을 달성했으며, 전력 측정값은 로그맵이 1.2 W, 맥스로그맵이 0.9 W 로 보고되었다.

마지막으로 논문은 향후 연구 방향으로, 다중 입력/다중 출력(MIMO) 시스템에 대한 로그맵 확장, 저전력 ASIC 설계, 그리고 딥러닝 기반 보정항 자동 튜닝 등을 제시한다. 전체적으로 본 논문은 기존 MAP 디코더의 복잡성을 크게 낮추면서도 실용적인 성능을 유지하는 설계 방안을 체계적으로 제시하고 있다.

**