동기식 불리언 네트워크에서 어트랙터를 찾는 SAT 기반 알고리즘

초록

본 논문은 동기식 불리언 네트워크의 상태 전이 그래프에서 어트랙터(주기)를 효율적으로 탐색하기 위한 SAT 기반 경계 모델 검증 알고리즘을 제안한다. 기존 BDD 방식 대비 메모리 사용량을 크게 줄이며, 직경 계산 없이 종료 조건을 정의하고, 루프‑프리 경로를 만들기 위한 추가 절을 최소화한다. 실험 결과, 수천 노드 규모의 네트워크까지 확장 가능함을 보였다.

상세 분석

동기식 불리언 네트워크는 각 유전자가 0·1 두 값 중 하나를 취하고, 모든 노드가 동시에 업데이트되는 결정론적 유한 상태 기계로, 생물학적 세포 유형을 모델링하는 데 널리 사용된다. 이러한 네트워크의 상태 전이 그래프에서 사이클, 즉 어트랙터는 세포의 안정 상태 혹은 주기적 행동을 의미한다. 기존 연구에서는 BDD(Binary Decision Diagram)를 이용해 전체 전이 그래프를 구축하고 사이클을 탐색했지만, 상태 수가 2ⁿ에 달하는 경우 메모리 소모가 급격히 증가한다.

본 논문은 SAT 기반 경계 모델 검증(Bounded Model Checking, BMC)의 틀을 차용하면서 두 가지 핵심 개선점을 도입한다. 첫째, 전통적인 BMC는 탐색 깊이 k가 네트워크 직경(diameter)보다 커야 전체 탐색이 보장되며, 이를 사전에 계산하는 비용이 크다. 저자는 “무한 루프 탐색 종료 조건”을 제시하여, 현재까지 발견된 경로가 더 이상 새로운 상태를 생성하지 못하면 탐색을 중단한다. 구체적으로, k‑step 전이 식을 SAT에 인코딩하고, 각 단계에서 이전 단계와 동일한 상태가 나타나는지를 검사한다. 동일 상태가 발견되면 그 구간이 사이클을 형성한다는 증거가 되며, 추가적인 직경 계산 없이 알고리즘을 종료할 수 있다.

둘째, BMC에서 루프‑프리 경로를 보장하기 위해 일반적으로 “no‑repeat” 제약을 모든 단계 쌍에 대해 추가한다. 이는 O(k²)개의 절을 필요로 하여 SAT 인스턴스가 급격히 부풀어 오른다. 논문은 “인접 단계 차단” 기법을 도입해, 각 단계와 바로 이전 단계 사이에만 차단 절을 두고, 전체 경로의 중복을 간접적으로 억제한다. 이렇게 하면 절의 수가 O(k)로 감소해 SAT 솔버의 성능이 크게 향상된다.

알고리즘 흐름은 다음과 같다. (1) 초기 상태 집합을 SAT 변수로 선언하고, (2) k를 1부터 점진적으로 증가시키며 k‑step 전이 관계를 CNF 형태로 인코딩한다. (3) 루프‑프리 제약을 최소화한 형태로 추가하고, (4) SAT 솔버에 의해 만족 가능한 모델이 존재하면 해당 모델을 추출해 어트랙터 후보를 얻는다. (5) 후보가 실제 사이클인지 확인하기 위해 추가 검증을 수행하고, 사이클이 확인되면 결과를 저장한다. (6) 새로운 상태가 더 이상 발견되지 않을 때까지 (1)~(5)를 반복한다.

실험에서는 표준 유전자 조절 네트워크 벤치마크(예: λ‑phage, budding yeast cell cycle)와 인공적으로 생성한 대규모 랜덤 네트워크(노드 수 500~2000)를 대상으로 BDD 기반 도구와 비교하였다. 메모리 사용량은 BDD 방식이 수 GB에 달하는 반면, 제안된 SAT 기반 방법은 수십 MB 수준에 머물렀으며, 탐색 시간도 동일 규모에서 5배 이상 빠른 결과를 보였다. 특히, 직경을 사전에 알 필요가 없는 종료 조건 덕분에 매우 깊은 사이클을 포함하는 네트워크에서도 안정적으로 동작했다.

한계점으로는 SAT 솔버의 성능에 크게 의존한다는 점과, 매우 긴 사이클(수천 단계)에서는 k‑step 인코딩 자체가 커져 SAT 인스턴스가 복잡해질 수 있다는 점을 언급한다. 향후 연구에서는 포뮬러를 압축하는 클라우드 기반 SAT 파라렐라이제이션이나, SAT‑SMT 혼합 기법을 도입해 초대형 네트워크에 대한 확장성을 더욱 강화할 여지가 있다.