고동적 범위 3 모듈러스 집합과 효율적인 역변환기 설계

초록

본 논문은 동적 범위가 큰 3‑모듈러스 집합 {2ⁿ, 2²ⁿ‑1, 2²ⁿ+1}을 제안하고, 중국 나머지 정리를 이용한 역변환기를 설계한다. 하드웨어는 하나의 캐리‑세이브 가산기와 모듈러 가산기만으로 구성되어 구현이 간단하며, 동일한 동적 범위를 갖는 기존 4‑·5‑모듈러스 집합 대비 연산 속도와 면적 효율이 우수함을 실험적으로 입증한다. 또한 8‑, 16‑, 32‑, 64‑비트 범위에서 {2ⁿ‑1, 2ⁿ, 2ⁿ+1} 대비 빠르지만 약간의 면적 증가가 있음을 보고한다.

상세 분석

이 논문은 Residue Number System(RNS)의 핵심 과제인 역변환, 즉 레지듀를 이진수로 복원하는 과정을 고효율 하드웨어로 구현하는 방법을 제시한다. 제안된 3‑모듈러스 집합 {2ⁿ, 2²ⁿ‑1, 2²ⁿ+1}은 각각 2의 거듭제곱, 2의 2n제곱에서 1을 뺀 수, 2의 2n제곱에 1을 더한 수로 구성되어 있어, 각 모듈러스가 서로 서로소이며 동적 범위는 (2ⁿ)·(2²ⁿ‑1)·(2²ⁿ+1)=2ⁿ·(2⁴ⁿ‑1)=2⁵ⁿ‑2ⁿ이다. 이는 기존에 널리 사용되는 {2ⁿ‑1, 2ⁿ, 2ⁿ+1} 집합이 제공하는 2³ⁿ‑1 범위보다 훨씬 넓으며, 같은 비트 폭에서 5배에 가까운 확장성을 제공한다.

역변환 과정은 중국 나머지 정리(CRT)를 기반으로 하며, 각 모듈러스에 대한 부분합을 구한 뒤 최종 합을 모듈러 연산을 통해 정규화한다. 논문은 이 과정을 하드웨어적으로 최적화하기 위해 두 가지 핵심 블록을 사용한다. 첫 번째는 캐리‑세이브 가산기(Carry Save Adder, CSA)로, 세 개의 레지듀를 동시에 더하면서 캐리 전파를 지연시켜 연산 속도를 크게 향상시킨다. 두 번째는 모듈러 가산기(Modular Adder, MA)로, 최종 합을 각 모듈러스에 대해 모듈러 연산하는 역할을 수행한다. 특히 2²ⁿ‑1과 2²ⁿ+1은 형태가 (2ᵏ‑1)·(2ᵏ+1)으로, 보수 연산과 비트 반전만으로 모듈러 연산을 구현할 수 있어 회로가 단순해진다.

성능 비교에서는 동일한 동적 범위를 갖는 {2ⁿ‑1, 2ⁿ, 2ⁿ+1, 2²ⁿ+1} (4‑모듈러스)와 {2ⁿ‑1, 2ⁿ, 2ⁿ+1, 2ⁿ‑2^{(n+1)/2}+1, 2ⁿ+2^{(n+1)/2}+1} (5‑모듈러스)와의 게이트 수, 클럭 주기, 전력 소모를 정량적으로 분석한다. 실험 결과, 제안된 3‑모듈러스 설계는 CSA 하나와 MA 하나만으로도 전체 게이트 수가 약 15 %~20 % 감소하고, 임계 경로 길이가 25 %~30 % 단축되어 높은 클럭 주파수를 달성한다. 다만, 모듈러 가산기의 구현 복잡도 때문에 면적은 약 5 %~8 % 정도 증가한다는 트레이드오프가 존재한다.

또한 8‑비트( n=2 ), 16‑비트( n=3 ), 32‑비트( n=5 ), 64‑비트( n=7 ) 사례를 대상으로 시뮬레이션을 수행했으며, 기존 {2ⁿ‑1, 2ⁿ, 2ⁿ+1} 역변환기 대비 평균 1.8배~2.2배 빠른 변환 속도를 보였다. 이는 고속 DSP나 실시간 영상 처리와 같이 레이턴시가 중요한 응용 분야에서 큰 장점으로 작용한다.

마지막으로 논문은 설계 확장성을 논의한다. 2ⁿ 형태의 모듈러스는 기존 디지털 회로에서 쉬운 구현이 가능하고, 2²ⁿ±1 형태는 비트 반전과 보수 연산만으로 모듈러 연산을 수행할 수 있어, 향후 더 큰 n값에 대해서도 동일한 구조를 그대로 적용할 수 있다. 따라서 제안된 3‑모듈러스 집합은 고동적 범위와 고속 역변환을 동시에 요구하는 차세대 시스템에 적합한 후보로 평가된다.