조합 회로 합성을 위한 논리 프로그래밍 프레임워크

초록

본 논문은 Prolog의 백트래킹과 통합 변수 전파를 활용해 조합 회로를 정확히 합성하는 방법을 제시한다. 비트스트링을 이용한 빠른 진리표 연산과 최소 게이트 라이브러리 탐색을 결합해, 특히 “<”(엄격 부등호)와 상수 1을 이용한 라이브러리가 NAND·NOR 대비 낮은 트랜지스터 비용을 보임을 입증한다.

상세 분석

이 연구는 논리 프로그래밍과 회로 합성 사이의 공통된 조합 탐색 문제를 Prolog로 재구성한다. 핵심 아이디어는 Leaf‑DAG(리프‑다이렉트 비순환 그래프)를 회로 구조로 사용하고, 변수 바인딩을 통해 입력 변수와 리프 노드의 매핑을 실제 term을 만들지 않고도 수행한다는 점이다. 이를 위해 저자는 두 단계의 비트스트링 인코딩을 도입한다. 첫 번째는 변수마다 고정된 비트패턴을 할당해 n‑입력 함수의 진리표를 정수 형태로 압축하고, 두 번째는 Prolog 내장 비트 연산(&, |, # 등)을 이용해 연산자 결합 시 즉시 새로운 진리표를 계산한다. 이렇게 하면 백트래킹 과정에서 단순히 변수 주소만 추적하면 되므로 메모리와 시간 오버헤드가 크게 감소한다.

알고리즘은 (1) 라이브러리‑특정 재작성 모듈을 통해 입력 식을 사전 간소화하고 상한 비용을 추정하고, (2) 비용이 증가하는 순서대로 후보 트리를 생성한다. 트리 생성은 Catalan 수에 의해 제한되며, 각 내부 노드는 라이브러리의 이진 연산자를, 리프는 입력 변수 혹은 상수 1·0을 나타낸다. 변수‑리프 매핑은 “functions_from/2”와 같은 바인딩 생성기로 구현되어, N개의 변수와 M개의 리프에 대해 N^M개의 경우를 백트래킹 없이 탐색한다. 후보 Leaf‑DAG는 비트스트링 진리표와 비교해 목표 함수와 일치하는지 즉시 판단한다.

라이브러리 선택에 대한 실험적 분석도 흥미롭다. 저자는 16개의 2‑입력 부울 연산자를 모두 구현하는 데 필요한 최소 게이트 수를 기준으로 여러 라이브러리를 비교한다. NAND와 NOR만 사용할 경우 46개의 게이트가 필요하지만, “<”(엄격 부등호)와 상수 1만으로는 28개의 게이트만으로 모든 연산자를 표현할 수 있다. 더욱이 “<, =, 1” 조합은 21개의 게이트로 동일 목표를 달성한다. 이러한 결과는 전통적인 NAND/NOR 기반 설계가 반드시 최적은 아니라는 점을 강조한다.

하드웨어 구현 측면에서 저자는 <‑게이트를 CMOS 트랜지스터 수준에서 설계하고, NAND 대비 2~3개의 트랜지스터 절감 효과를 보인다. 따라서 ( <, 1) 라이브러리는 설계 비용, 면적, 전력 측면에서 실용적인 대안이 될 수 있다. 전체 시스템은 Prolog 코드와 비트연산만으로 구현돼, 기존 C/C++ 기반 합성 도구보다 구현이 간결하고 확장성이 높다. 또한 CHR 같은 제약 프로그래밍 확장과 결합하면 레이아웃, 라우팅, 기술 매핑까지 포괄하는 설계 흐름을 구축할 수 있다.

요약하면, 이 논문은 Prolog의 논리 변수와 백트래킹을 활용한 조합 회로 합성 프레임워크를 제시하고, 비트스트링 기반 빠른 진리표 연산과 비용‑증가 순회 탐색을 결합해 정확한 최소 회로를 효율적으로 찾는다. 특히 “<, 1” 라이브러리의 낮은 트랜지스터 비용과 높은 표현력을 통해 기존 NAND/NOR 기반 설계의 한계를 넘어서는 새로운 설계 패러다임을 제시한다.