다중코어를 위한 비차단 전비어 비트 동기화 프리미티브

초록

본 논문은 전통적인 CAS·LL/SC와 달리 수천 코어까지 확장 가능한 비차단 전/비어 비트(NB‑FEB)를 제안한다. NB‑FEB는 합성 가능하고, 레지스터와 결합해 무한 프로세스 합의를 구현할 수 있어 보편성을 갖는다. 이를 기반으로 만든 NBFEB‑STM은 트랜잭션당 Θ(N) 공간 복잡도로 최적의 메모리 효율을 제공한다.

상세 분석

NB‑FEB는 기존 전/비어 비트(FEB)의 동작을 확장한 것으로, 요청이 들어오면 즉시 현재 비트를 반환하고 동시에 원하는 상태로 전환한다. 이 “읽고 쓰기”가 원자적으로 수행되므로, 스레드가 비트를 기다리는 블로킹 상황이 사라져 비차단 특성을 확보한다. 특히 동일 메모리 주소에 대한 다수의 NB‑FEB 연산은 네트워크 스위치나 메모리 컨트롤러 단계에서 하나의 요청으로 합성(combinable)될 수 있다. 이는 “핫스팟” 현상을 크게 완화시켜 대규모 코어 수에서도 선형 확장성을 유지한다는 점에서 중요한 혁신이다. 보편성 측면에서는 NB‑FEB와 레지스터만으로 무한 프로세스 합의(consensus)를 구현할 수 있음을 증명한다. 이는 기존에 CAS가 제한된 프로세스 수(N)만 보장하던 것과 대비된다. 구현 가능성은 기존 FEB가 이미 여러 슈퍼컴퓨터와 병렬 시스템에 내장돼 있었던 점을 근거로 한다. 따라서 새로운 하드웨어 설계 없이도 소프트웨어 레이어에서 NB‑FEB를 에뮬레이션하거나, 기존 FEB 명령어에 작은 수정만으로도 적용 가능하다. 논문은 이러한 NB‑FEB를 활용해 비차단 소프트웨어 트랜잭션 메모리(NBFEB‑STM)를 설계한다. NBFEB‑STM은 각 객체당 업데이트된 트랜잭션 수 N에 대해 Θ(N) 메모리 사용을 보장하는데, 이는 기존 STM이 종종 O(N²) 혹은 더 큰 공간을 요구하는 상황을 크게 개선한다. 또한, 트랜잭션 충돌 감지와 롤백 메커니즘이 NB‑FEB의 원자적 상태 전환을 기반으로 하여, 높은 동시성에서도 낮은 지연 시간을 유지한다. 전체적으로 NB‑FEB는 하드웨어 수준의 스케일러블 동기화 원시 연산을 제공함으로써, 미래의 수천 코어 아키텍처에서 병렬 프로그래밍 모델을 단순화하고 성능 병목을 최소화한다는 전략적 가치를 가진다.