저정밀 ADC를 활용한 트랜시버 설계: 정보이론적 관점

본 논문은 현대 디지털 통신 수신기의 핵심인 디지털 신호 처리(DSP)와 고속·고대역폭 시스템에서 필수적인 아날로그‑디지털 변환기(ADC)의 정밀도 사이의 트레이드오프를 정보이론적인 관점에서 체계적으로 분석한다. 현재 상용 시스템에서는 8~12비트 수준의 ADC가 일반적이지만, 샘플링 속도가 급증함에 따라 이러한 고정밀 ADC는 전력 소모와 비용 면에서 비현실적이 된다. 따라서 저정밀(1~3비트) ADC를 채택했을 때 통신 성능이 어떻게 변하는지를 정량화하는 것이 본 연구의 핵심 목표이다. 연구는 실수값 연속시간 AWGN 채널에 K‑레벨 구간 양자화기(Q)를 적용한 메모리리스 이산시간 모델 Y = Q(X+N) 을 기반으로 한다. 여기서 X는 평균 전력 제약 E