대칭과 기하가 이끄는 혼돈 기반 난수 비트 생성기

초록

**
본 논문은 2차원 로지스틱 혼돈 맵의 대칭·기하적 특성을 활용한 의사난수 비트 생성기(PRBG)를 설계·분석한다. 하엔온 맵과 두 개의 대칭 결합 로지스틱 맵을 기반으로 서브스페이스 분할·유한 자동화(Finite Automaton) 방식을 적용하고, Diehard·NIST 테스트로 난수성을 검증한다. 또한 ‘symmetry‑swap’ 메커니즘을 도입해 키 공간을 확대하면서도 연산 속도와 보안성을 유지한다.

**

상세 분석

**
이 연구는 혼돈 시스템을 디지털 난수 생성에 적용할 때, 단순히 혼돈성만을 이용하는 것이 아니라 시스템이 갖는 대칭성(symmetry)과 기하학적 구조(geometry)를 정량적으로 분석한다는 점에서 차별성을 가진다. 먼저 2차원 로지스틱 맵을 두 개 대칭적으로 결합한 형태를 제시하고, 이 맵이 생성하는 궤적을 4개의 서브스페이스(좌표축을 기준으로 사분면)로 나눈다. 각 서브스페이스에 대한 방문 빈도는 실험적으로 80 %가 2↔3 사분면 사이의 교번(oscillation)으로, 나머지 20 %는 1↔4 사분면에서 발생한다는 사실을 확인하였다. 이러한 비대칭적 방문 패턴에도 불구하고, 1↔3과 2↔4 사이에는 50 %:50 %의 대칭적 전이율이 존재한다는 점을 발견하고, 이를 유한 자동화(Finite State Automaton) 모델로 정형화하였다. 자동화 모델은 상태 전이 확률을 명시함으로써 비트 추출 과정에서 발생할 수 있는 상관관계를 최소화하고, ‘스킵 파라미터 P’를 도입해 연속적인 상태 간의 상관성을 물리적으로 차단한다.

다음으로, 하엔온 맵을 이용한 기존 PRBG 알고리즘을 재구성하였다. 여기서는 각 좌표(x, y)의 중위값을 임계값 τₓ, τᵧ로 설정하고, 해당 임계값을 기준으로 0/1 비트를 양자화한다. 양자화된 비트 스트림 Bₓ, Bᵧ는 P 주기마다 샘플링되어 최종 비트 O(j)로 혼합된다. 혼합 단계에서는 이전 두 비트와 현재 비트를 논리 연산(NOT, AND 등)으로 결합하는 진리표를 사용해 비선형성을 강화한다.

통계적 검증에서는 Marsaglia의 Diehard와 NIST SP 800‑22 테스트 스위트를 적용하였다. 모든 테스트에서 p‑값이 허용 구간(Diehard: 0~1, NIST: >α) 내에 위치했으며, 특히 연속된 비트 전이와 주기성 검증에서 높은 통과율을 보였다. 이는 서브스페이스 전이 모델과 스킵 파라미터가 효과적으로 상관성을 억제했음을 의미한다.

키 공간 분석에서는 초기 조건(x₀, y₀), 매개변수(a, b), 스킵 파라미터 P, 그리고 새롭게 도입된 ‘symmetry‑swap’ 옵션을 고려한다. ‘symmetry‑swap’은 매 K 번째 반복마다 (x, y) 좌표를 대칭 변환(예: (x, y)→(y, x) 또는 (−x, −y))함으로써 추가적인 자유도를 제공한다. 이 변환은 시스템의 혼돈성에 영향을 주지 않으며, 오히려 상태 전이 그래프에 새로운 사이클을 삽입해 키 공간을 기하급수적으로 확대한다. 최종적으로 2⁶⁴ ~ 2⁸⁰ 수준의 키 공간을 확보할 수 있음을 제시한다.

연산 복잡도 측면에서는 각 반복당 부동소수점 연산 2~3회와 논리 연산 몇 회만을 필요로 하므로, 실시간 스트림 암호화에 충분히 빠른 속도를 제공한다. ‘symmetry‑swap’은 단순 좌표 교환이므로 추가 연산 비용이 거의 없으며, 전체 처리량에 미치는 영향이 무시할 수준이다.

결론적으로, 이 논문은 혼돈 기반 PRBG 설계에서 대칭·기하적 특성을 체계적으로 활용함으로써, 높은 난수성, 넓은 키 공간, 그리고 낮은 연산 비용을 동시에 달성할 수 있음을 입증한다.

**