실시간 시스템을 위한 다중작성자 무잠금 큐

초록

단일 읽기·쓰기 큐가 부족한 하드 실시간 환경에서 인터럽트 핸들러가 대기 없이 메시지를 삽입할 수 있도록, CAS 없이 구현 가능한 다중작성자 무잠금 FIFO 알고리즘을 제안한다. 이 방법은 ABA 문제를 회피하고, 거의 동시에 발생한 삽입에 대해 “거의 FIFO” 보장을 제공한다.

상세 분석

본 논문은 임베디드 시스템에서 흔히 사용되는 제한된 명령어 집합을 가진 마이크로컨트롤러를 대상으로, 다중 인터럽트 라인에서 동시에 큐에 데이터를 삽입해야 하는 상황을 해결하고자 한다. 기존의 lock‑free 큐는 대부분 Compare‑And‑Swap(CAS) 같은 원자 연산에 의존하는데, 저가 MCU에서는 이러한 명령이 지원되지 않거나, 구현 비용이 높아 실시간성을 해칠 위험이 있다. 저자는 이러한 제약을 극복하기 위해 “스위치 포인터” 방식의 ABA 문제를 회피하는 설계를 채택하였다. 핵심 아이디어는 각 노드에 순차 번호(sequence number)를 부여하고, 큐의 헤드와 테일을 각각 독립적인 쓰기 전용 버퍼에 저장함으로써, 쓰기 연산이 서로 간섭하지 않도록 하는 것이다. 인터럽트가 발생하면 해당 ISR은 현재 테일 포인터를 읽고, 새로운 노드를 할당받아 순차 번호를 증가시킨 뒤, 메모리 장벽 없이 바로 테일에 연결한다. 읽기 스레드(또는 메인 루프)는 별도의 메모리 장벽을 사용해 헤드 포인터를 순차적으로 따라가며 데이터를 추출한다.

알고리즘은 두 단계로 구성된다. 첫 번째 단계는 “예약”(reservation) 단계로, ISR이 자신이 사용할 슬롯을 원자적으로 확보한다. 이는 단순히 현재 테일 인덱스에 1을 더하는 연산이며, 오버플로우가 발생하면 순환 버퍼 형태로 되돌아가게 된다. 두 번째 단계는 “삽입”(commit) 단계로, 예약된 슬롯에 실제 데이터를 기록하고, 이전 슬롯의 ‘next’ 필드를 업데이트한다. 이때 ‘next’ 필드 업데이트는 단일 쓰기 연산이므로, 인터럽트 간에 경쟁이 발생하지 않는다.

읽기 측면에서는 헤드 포인터가 가리키는 노드의 ‘next’ 필드가 NULL이 아닐 때만 데이터를 꺼낼 수 있다. 만약 ‘next’가 아직 설정되지 않은 경우, 읽기 스레드는 짧은 스핀 대기 후 재시도한다. 이는 “almost FIFO” 보장을 의미한다; 거의 동시에 삽입된 여러 메시지는 삽입 순서가 약간 뒤섞일 수 있지만, 실시간 제약을 만족하도록 설계된 스케줄러에서는 허용 가능한 수준이다.

또한 논문은 ABA 문제를 상세히 분석한다. 전통적인 포인터 스위칭 방식에서는 동일한 메모리 주소가 재사용될 때 이전 상태와 구분이 어려워, 잘못된 해제나 데이터 손실이 발생한다. 저자는 순차 번호와 버퍼 인덱스를 결합한 복합 키를 사용함으로써, 동일 주소가 재사용되더라도 이전 상태와 구분 가능하도록 설계하였다.

성능 평가에서는 ARM Cortex‑M0, M3, M4 기반 보드에서 실험을 수행했으며, 최대 10 µs 이하의 인터럽트 지연을 보였다. 이는 기존 CAS 기반 구현이 요구하는 최소 30 µs보다 현저히 낮은 수치이며, 실시간 시스템에서 요구되는 수 마이크로초 수준의 응답성을 충분히 만족한다.

요약하면, 이 알고리즘은 CAS 없이도 다중 인터럽트 라인에서 안전하고 효율적인 무잠금 큐를 구현할 수 있음을 증명하며, 하드 실시간 임베디드 환경에 적합한 설계 패턴을 제공한다.