휴먼‑스타일 적응형 설계 최적화를 위한 HeaRT 기반 회로 자동화 엔진

📝 Abstract

Conventional AI-driven AMS design automation algorithms remain constrained by their reliance on high-quality datasets to capture underlying circuit behavior, coupled with poor transferability across architectures, and a lack of adaptive mechanisms. This work proposes HeaRT, a foundational reasoning engine for automation loops and a first step toward intelligent, adaptive, human-style design optimization. HeaRT consistently demonstrates reasoning accuracy >97% and Pass@1 performance >98% across our 40-circuit benchmark repository, even as circuit complexity increases, while operating at <0.5x real-time token budget of SOTA baselines. Our experiments show that HeaRT yields >3x faster convergence in both sizing and topology design adaptation tasks across diverse optimization approaches, while preserving prior design intent.

💡 Analysis

**

1. 연구 배경 및 문제 정의

• 기존 방법의 한계
  • 베이지안 최적화(BO)는 샘플 효율은 좋지만 고차원·복잡한 설계 공간에 확장성이 부족함.
  • 강화학습 기반 접근은 대규모 회로에 스케일은 가능하지만 시뮬레이션 비용이 크게 증가하고, 설계 지식(파티셔닝 등)을 수동으로 주입해야 하는 비자율성이 존재.
  • 순수 데이터‑드리븐 LLM 활용은 “블랙박스” 특성으로 회로 직관·물리적 인과관계를 포착하지 못하고, 설계 변경 시 전체 회로를 재최적화하는 catastrophic forgetting 문제가 발생한다.

2. 핵심 아이디어 – HeaRT

• 계층적 회로 추론 트리(Hierarchical Circuit Reasoning Tree)
  • 회로를 DC 전류 경로 기반으로 서브서킷으로 분해하고, KCL·그래프 구조를 이용해 상위‑하위 관계를 정의한다.
  • 각 서브서킷에 “role_hint”, “architectural context”, “port annotation” 등 메타데이터를 부여해 LLM이 의미론적 컨텍스트를 이해하도록 설계.
• 두 단계 프로세스
  1. 오프라인 지식 구축 단계 – SPICE 넷리스트 → bipartite 그래프 → DC‑전류 경로 추출 → 서브서킷 메타데이터 생성 → 계층적 트리 구축.
  2. 온라인 실시간 추론 단계 – 질의‑조건부 BFS 탐색 + 토큰 효율을 위한 컨텍스트 압축·선택적 재사용.
• 지식베이스와 순위 기반 검색
  • 토폴로지‑키드 데이터베이스에 인간 전문가가 매긴 성능 순위를 저장하고, 질의에 따라 rank‑based retrieval을 수행해 설계 재사용을 극대화한다.

3. 주요 기여

4. 실험 및 평가

• 벤치마크 구성: 다양한 AMS 회로(OP‑AMP, 밴드갭 레퍼런스 등)와 복잡도 레벨을 포함한 40개 회로.
• 성능 지표:
  • Reasoning Accuracy > 97 % (LLM이 회로 기능을 올바르게 설명)
  • Pass@1 > 98 % (첫 번째 추론 결과가 목표 사양을 만족)
  • Token Budget: 기존 SOTA 대비 50 % 이하.
  • Convergence Speed: 사이징·토폴로지 최적화 시 3배 이상 빠른 수렴.
• PCKRI 결과: 대부분의 실험에서 0.8 ~ 0.95 범위, 즉 설계 재사용이 높은 수준임을 확인.

5. 강점

1. 인간‑유사 추론 흐름: 설계자가 실제로 수행하는 “상위‑하위 분해 → 기능 해석 → 재사용” 과정을 모델링해 신뢰성·해석 가능성을 크게 향상.
2. 토큰 효율성: 트리 깊이에 제한된 BFS와 컨텍스트 압축으로 LLM 호출 횟수를 최소화, 실시간 설계 지원에 적합.
3. 지식 보존 메커니즘: PCKRI와 순위 기반 검색을 통해 기존 설계(실리콘 검증된 서브서킷 등)를 재활용, 재설계 비용 절감.
4. 오픈소스 계획: 향후 커뮤니티 확장을 위한 오픈소스 공개 의지는 연구 재현성과 산업 적용을 촉진.

6. 약점 및 개선점

7. 향후 연구 방향

1. AC·시뮬레이션 통합: 주파수 응답·노이즈 분석을 포함한 멀티‑도메인 그래프 확장.
2. 자동 순위 학습: 메타러닝 기반으로 성능 메트릭을 자동 추정해 인간 라벨링 비용 최소화.
3. 멀티모달 LLM 연계: 회로 레이아웃 이미지·시뮬레이션 파형을 직접 입력받아 추론 정확도와 신뢰성을 강화.
4. 대규모 ASIC 적용: 수천 개 소자를 포함한 실제 설계 흐름에 HeaRT를 삽입해 전체 설계 사이클(시뮬·합성·검증) 시간 절감 효과 측정.
5. 보안·IP 보호: 산업 현장에서 민감한 회로 정보를 보호하면서도 공동 학습이 가능한 프라이버시‑Preserving Knowledge Graph 설계.

**

📄 Content

아날로그 및 혼합신호(AMS) 회로 설계는 완전 맞춤형 흐름, 심층 서브미크론 기술에서의 복잡한 트레이드오프, 사양이 변경될 때 재최적화 비용이 매우 높다는 이유로 자동화가 여전히 어려운 과제로 남아 있습니다. 기존의 베이지안 최적화(BO) 방법[1][2][3]은 샘플 효율성이 뛰어나지만, 복잡하고 고차원적인 설계 공간에서는 효과적으로 확장되지 못합니다. 최근의 학습 기반 접근법, 특히 강화학습[4][5][6][7][8][9][10][11][12][13]은 더 큰 회로에 대해 확장성을 개선했지만, 샘플 효율성이 낮고 시뮬레이션 비용이 크게 발생합니다. 또한 회로 분할을 위해 수동으로 인코딩된 설계 지식에 의존하기 때문에 자율성 및 확장성이 제한됩니다. 순수 데이터 기반 모델은 본질적으로 블랙박스 특성을 가지고 있어[14] 회로 직관이나 물리적 인과관계를 포착하기 어렵습니다. 따라서 이러한 모델은 아키텍처 전반이나 점진적인 설계 업데이트에 일반화되지 못하고, 설명 가능성이 부족해 설계자들의 결과 신뢰도를 저하시킵니다(그림 1(a) 참고).

최근에는 대형 언어 모델(LLM) 기반 방법[14][15][16][17][18][19][20][21][22][23][24]이 AMS 설계 자동화에 큰 잠재력을 보여주고 있습니다. 인지적 추론 및 에이전트 기능을 활용함으로써 인간 설계 워크플로우의 핵심 요소를 모방하고, 보다 지능적이고 자율적인 아날로그 설계 시스템으로 나아갈 수 있는 유망한 경로를 제시합니다. 그러나 현재의 베이직 LLM 추론은 여전히 불투명하고 일관성이 부족해 신뢰성과 실용성이 저하됩니다(그림 1(b) 참고). 또한 기존 LLM 지원 접근법은 토폴로지‑사이징 공동 최적화 과정에서 설계 재사용과 재설계 사이의 균형을 동적으로 맞추는 메커니즘이 부족합니다. 그 결과 사양이 바뀔 때마다 전체 회로를 처음부터 재최적화하게 되며, 이는 귀중한 기존 설계 지식의 파괴적 망각[25]을 초래합니다. 실제 AMS 워크플로우에서는 많은 서브회로가 이미 레이아웃이 계획되고, 변동성 최적화[26][27][28][29][30]가 수행됐으며, 심지어 실리콘 검증까지 마친 경우가 많아 전체 재최적화는 비현실적입니다. 이러한 구조적·맥락적 인식 부족은 중복 연산, 낮은 샘플 효율성, 일관성 없는 신뢰성을 야기해 산업 현장에 LLM을 적용하기 어렵게 만듭니다. 인간 설계 지식이 풍부히 녹아든 LLM을 활용해 AMS 자동화를 완전히 실현하기 위해, 우리는 HeaRT라는 분석적으로 안내된 에이전트 기반 추론 프레임워크를 제안합니다. HeaRT는 인간 회로 설계의 계층적 추상화 원리를 차용해, 현재까지 충분히 탐구되지 않은 관점을 제공한다는 점에서 차별화됩니다. 인간‑디자인‑영감을 받은 계층적 회로 추론 트리를 구축함으로써, HeaRT는 효율적이고 실시간이며 맥락 인식이 가능한 추론을 가능하게 하고, 쿼리‑조건부 추론 트레이스를 생성해 해석 가능성과 디버깅[31]을 크게 향상시킵니다(그림 1(c) 참고). 주요 기여는 다음과 같습니다.

• HeaRT 프레임워크: 분석적으로 안내된 다단계 에이전트 추론 체계로, 위‑다운 KCL 및 그래프‑가이드 회로 분해를 계층적으로 수행하고, 아래‑업 맥락 인식 지식 통합을 통해 지속 가능한 계층적 지식 그래프를 구축합니다. 이 그래프는 이후 LLM 추론의 기반이 됩니다.
• 순위 기반 검색 메커니즘: 작업 특화 순위 기반 검색을 도입해, 맥락 인식·성능‑구동 재구성 및 사이징 정제를 위해 적절한 토폴로지를 선택·삽입합니다. 전기적 정합성을 유지하면서도 설계 의도를 보존합니다.
• 벤치마크 평가: 40개의 다양한 AMS 회로(유형·복잡도 다양) 벤치마크에서 HeaRT는 97 % 이상 추론 정확도와 98 % 이상 Pass@1을 달성했으며, 기존 베이스라인 대비 실시간 토큰 사용량이 0.5배 이하에 머물렀습니다. 또한 사이징 및 토폴로지‑적응 작업에서 3배 이상 빠른 수렴을 보이며, 사양 변화에도 기존 설계 의도를 유지했습니다.
• 새로운 평가 지표: 토폴로지·파라미터 재사용 정도를 정량화하는 Prior Circuit Knowledge Retention Index(PCKRI)를 도입해, 증분 설계 적응 시 설계 의도 보존을 측정합니다.

1. 배경 및 동기

멀티모달 이해와 에이전트 의사결정 능력을 갖춘 추론‑가능 LLM[32][33][34][35][36][37][38][39][40]은 다양한 분야에서 자율 문제 해결 방식을 재정의하고 있으며, EDA 분야에서도 그 활용 가능성을 탐색하고 있습니다. 그러나 LLM은 환각[41], 불안정성, 일관성 결여와 같은 고유 문제와 추론 과정을 추적할 수 없는 한계가 있어, 회로 설계에 요구되는 정밀성·결정성·검증 가능성과 상충합니다[31]. 또한 AMS 분야는 산업 기밀·지식 재산권 제한·오픈소스 문화 부족 등으로 데이터가 매우 희소합니다[31,42]. 연구자들은 소규모 전용 데이터셋을 자체 구축해야 하며, 이는 대규모 공동 개발을 저해합니다[43]. 기존 LLM 기반 연구[14‑24]는 작업 범위가 제한적이거나 데이터에 과도하게 의존하고, 아키텍처‑특화된 접근법에 머물러 해석 가능성과 디버깅이 어려워 실용성이 떨어집니다. 예를 들어[44]는 SPICE 넷리스트를 회로도 이미지로 변환해 설계자 해석을 돕지만, 자동 회로 추론 능력은 여전히 부족합니다. 이러한 격차는 분석적으로 기반된 추론 프레임워크의 필요성을 강조합니다.

2. Prior Circuit Knowledge Retention Index (PCKRI)

증분 설계 적응 상황에서 최적화가 기존 설계 의도를 얼마나 보존하는지를 정량화하기 위해 PCKRI를 제안합니다. PCKRI는 **Topology Retention Score (TRS)**와 **Design Variable Retention Score (DVRS)**의 곱으로 정의됩니다.

[ \text{PCKRI}= \text{TRS}\times \text{DVRS} ]

• TRS
  [ \text{TRS}=1-\frac{d_{\text{edit}}(G^{(0)},G)}{|E^{(0)}|} ] 여기서 (d_{\text{edit}}(G^{(0)},G))는 기준 회로 그래프 (G^{(0)})를 최적화된 토폴로지 (G)로 변환하는 데 필요한 최소 엣지 삽입·삭제 횟수이며, (|E^{(0)}|)는 기준 회로의 엣지 수입니다.

• DVRS
  [ \text{DVRS}= \frac{1}{M}\sum_{j=1}^{M}\exp!\bigl(-k;\min\bigl(1,\log_{10}\frac{x_j}{x^{(0)}_j}\bigr)\bigr) ] 여기서 (M)은 보존된 구조 내 설계 변수 개수, (x^{(0)}_j)와 (x_j)는 각각 초기와 변경된 변수값이며, (k)는 편차에 대한 민감도 파라미터입니다. (\min(\cdot,1))은 단일 큰 편차가 전체 점수에 과도하게 영향을 주는 것을 방지합니다.

PCKRI = 1이면 구조·파라미터가 완전히 재사용된 것이며, 0에 가까울수록 설계 지식이 완전히 소실된 것을 의미합니다. 따라서 PCKRI는 설계 노력 재사용 정도와, 기존 실리콘 검증 회로나 변동성‑내성 설계가 존재할 때의 신뢰성을 직접적으로 나타냅니다.

3. HeaRT 프레임워크

HeaRT는 두 단계로 구성됩니다.

1. 오프라인 지식 구축 단계 – 설계의 원시 SPICE 넷리스트에서 DC 전류 경로를 추출하고, 이를 기반으로 서브회로를 분리·메타데이터화합니다. 이후 LLM을 이용해 각 서브회로의 기능을 인간 설계자가 인식하는 방식으로 라벨링하고, 계층적 회로 추론 트리를 형성합니다. 이 과정은 한 번만 수행됩니다.

2. 온라인 에이전트 검색 단계 – 실시간으로 쿼리‑조건부 BFS 탐색을 수행해, 구축된 트리에서 관련 서브트리를 빠르게 찾아냅니다. 토큰 사용량을 최소화하기 위해 컨텍스트 압축, 지역‑전역 컨텍스트 조정, 선택적 재사용 전략을 적용합니다.

3.1 트리 구축을 위한 추론

• SPICE 넷리스트를 이분 그래프 (G=(V_D,V_N,E)) 로 변환합니다. 여기서 (V_D)는 디바이스(트랜지스터·저항·커패시터 등), (V_N)은 넷(전원·신호·내부)이며, 각 엣지는 디바이스‑단자‑넷 연결을 나타냅니다. MOSFET는 D‑G‑S 3단자로 단순화하고 바디 연결은 제외합니다.
• DC 전류 경로를 추출해 DC‑전도성 그래프 (G_{DC}) 를 만든 뒤, 다중 출발점 BFS를 수행해 VDD와 GND 사이에 연결된 서브그래프를 식별합니다.
• 추출된 서브회로 (S_{\text{decomp}})와 인접 노드 정보를 LLM에 제공해, 역할 힌트, 아키텍처 맥락, 포트 어노테이션 등을 포함한 메타데이터와 함께 의미 있는 서브회로 노드를 생성합니다.
• 각 노드에서는 서브회로의 기능, 상위 노드와의 관계, 로컬 피드백 루프(고유 루프 ID) 등을 기술하고, 해당 넷리스트와 포트 정보를 통합해 일관된 맥락‑인식 표현을 유지합니다.
• 최종적으로 모든 기능 관계를 계층적 회로 추론 트리에 정리해, 추후 검색 시 활용합니다.

3.2 온라인 쿼리‑조건부 탐색

• LLM 한 번 호출로 모든 엣지에 쿼리‑조건부 중요도 (w(v,u)) 를 부여하고, 짧은 자연어 근거를 첨부해 탐색 방향을 제시합니다.
• Branch‑Cut 기준을 적용해, 자식 노드들의 중요도가 모두 낮거나 모두 비슷할 경우 확장을 중단합니다. 이를 통해 BFS는 의미 있는 리프 노드 혹은 억제된 노드에서 자연스럽게 종료됩니다.
• 루트‑리프 경로는 추론 트레이스가 되며, 각 리프 노드는 쿼리‑포커스 서브트리를 정의해 사이징 최적화·목표‑구동 토폴로지 검색 등 하위 작업의 탐색 범위를 제한합니다.

3.3 토폴로지 최적화용 검색

• 사용자가 제시한 설계 목표를 LLM이 자연어 질의로 해석해 목표 집합 (S)

이 글은 AI가 자동 번역 및 요약한 내용입니다.