“확률을 설계한다: 확률적 멤리스터가 열어가는 차세대 컴퓨팅과 뉴로모픽”

본 연구에서는 금속 필라멘트 기반 메모리스터 소자에서 스위칭 현상이 완전히 확률적(stochastic)이라는 사실을 밝혀냈습니다. 개별 스위칭 이벤트는 무작위적으로 발생하지만, 그 발생 확률과 분포는 통계적으로 예측 가능하고 정밀하게 제어할 수 있음을 실험적으로 입증했습니다. 즉, 스위칭이 일어날 확률을 인위적으로 높이기 위해 과도한 전압이나 긴 펄스 시간을 적용할 필요가 없으며, 오히려 소자가 내재하고 있는 확률적 특성을 활용함으로써 새로운 형태의 오류 허용 컴퓨팅 패러다임을 구현할 수 있습니다.

특히, 이러한 확률적 스위칭 특성은 다음과 같은 두 가지 주요 응용 가능성을 제공합니다. 첫째, 스토캐스틱 컴퓨팅(stochastic computing)이라 불리는 방식에서, 이진형 메모리스터를 기본 빌딩 블록으로 사용하여 연산 과정 자체를 확률적 비트스트림 형태로 수행할 수 있습니다. 전통적인 디지털 컴퓨팅이 정확한 논리 연산을 전제로 하는 반면, 스토캐스틱 컴퓨팅은 비트의 ‘1’ 혹은 ‘0’이 나타날 확률 자체를 연산값으로 활용하므로, 전력 소모를 크게 줄이면서도 높은 연산 병렬성을 확보할 수 있습니다.

둘째, 뉴로모픽 애플리케이션에서 요구되는 ‘아날로그’ 특성을 제공할 수 있다는 점입니다. 뉴로모픽 시스템은 인간 뇌의 시냅스와 유사한 가변 저항을 이용해 신호를 가중치 형태로 저장하고 처리합니다. 기존의 이진형 메모리스터는 단순히 ‘켜짐/꺼짐’ 두 상태만을 표현할 수 있어, 다중 레벨 가중치를 구현하려면 복잡한 회로 설계가 필요했습니다. 그러나 본 연구에서 제시한 바와 같이, 동일한 이진형 메모리스터 배열을 시간적·공간적 스위칭 확률을 조절함으로써 효과적으로 다중 레벨(멀티레벨) ‘아날로그’ 동작을 구현할 수 있음을 확인했습니다.

이를 검증하기 위해 우리는 메모리스터 기반의 스토캐스틱 비트스트림을 시간 영역과 공간 영역 모두에서 생성하고, 그 특성을 정량적으로 분석했습니다. 구체적으로, 동일한 전압 펄스를 여러 번 인가했을 때 발생하는 스위칭 이벤트의 발생 확률을 측정하고, 이를 확률 분포 함수에 맞추어 모델링했습니다. 또한, 2차원 메모리스터 어레이에 동일한 펄스를 동시에 인가함으로써 각 소자별 스위칭 확률이 독립적으로 변함을 확인했으며, 이때 얻어지는 비트스트림들의 평균값과 분산이 이론적 예측과 일치함을 보여주었습니다.

이러한 실험 결과를 바탕으로, 우리는 이진형 메모리스터 어레이가 실제 뉴로모픽 회로에서 가중치 메모리 역할을 수행할 수 있음을 시연했습니다. 예를 들어, 64×64 메모리스터 어레이에 대해 각 소자의 스위칭 확률을 사전에 프로그래밍하고, 입력 신호에 따라 전체 어레이가 생성하는 출력 전류의 평균값을 가중치 합산 결과로 활용했습니다. 그 결과, 전통적인 다중 레벨 셀(Multi‑Level Cell, MLC) 기반 메모리와 비교했을 때 동일한 가중치 정밀도를 유지하면서도 회로 복잡도와 전력 소모를 크게 낮출 수 있음을 확인했습니다.

요약하면, 금속 필라멘트 기반 메모리스터는 스위칭이 본질적으로 확률적이며, 이 확률적 특성을 정밀하게 제어함으로써 스토캐스틱 컴퓨팅 및 뉴로모픽 시스템에 필요한 ‘아날로그’ 기능을 구현할 수 있습니다. 앞으로는 이러한 확률적 스위칭 메커니즘을 이용해 대규모 비트스트림 생성기, 오류 허용형 연산 가속기, 그리고 뇌‑모사형 가중치 저장소 등 다양한 차세대 컴퓨팅 아키텍처를 설계하는 데 활용할 수 있을 것으로 기대됩니다.

이와 같은 연구는 나노스케일 저항 스위칭 소자의 변동성을 부정적인 요소로만 보는 기존 관점을 전환시키고, 오히려 그 변동성을 새로운 기능적 자원으로 활용하는 혁신적인 패러다임을 제시합니다. 앞으로도 확률적 스위칭 메커니즘에 대한 이론적 모델링과 실험적 검증을 지속적으로 진행하여, 보다 복잡하고 실용적인 시스템 수준의 구현을 목표로 할 것입니다.