통합 실리콘 포토닉스 전광학 푸리에 변환 설계와 민감도 분석

본 논문은 고속 신호 처리에 필수적인 푸리에 변환을 광학적으로 구현한 전광학 푸리에 변환(OFFT) 회로를 실리콘 포토닉스 플랫폼 위에 설계하고, 그 성능을 위상·지연·손실 변동에 대한 민감도 분석을 통해 평가한다. 디지털 FFT가 전자 소자 내부에서 전하 이동에 의해 속도가 제한되는 반면, 광학 FFT는 파동 전파 지연에 의해 제한되므로 이론적으로 매우 높은 처리 속도를 달성할 수 있다. 기존의 광섬유 기반 아날로그 FFT는 높은 대역폭을 제공하지만, 개별 광섬유와 지연선, 광학 결합기 등을 배치하는 데 큰 부피와 복잡성을 가진다. 이를 해결하고자 저자들은 SOI(실리콘 온 인슐레이터) 공정으로 구현 가능한 집적형 OFFT를 제안한다. 설계는 Cooley‑Tukey 알고리즘을 그대로 광학 회로에 매핑한 4‑점(4‑채널) 버터플라이 구조를 기반으로 한다. 입력 신호는 그레이팅 커플러를 통해 2:1 파워 분배된 뒤, 두 단계의 MZI(마하-젤러 인터페레미터) 배열을 거쳐 각 채널에 할당된다. 각 MZI는 두 개의 지연선(길이 차이)과 2×2 디렉셔널 커플러로 구성되며, 지연선은 스파이럴 형태로 설계해 면적을 최소화한다. 10 GHz 샘플링 주파수에 맞춰 첫 단계는 T/2(≈5 ns) 지연, 두 번째 단계는 T/4(≈2.5 ns) 지연을 제공하도록 설계했으며, 이는 물리적 길이로는 각각 약 6 mm와 3 mm에 해당한다. 파장 1550 nm, 실리콘 유효 굴절률 n≈2.5를 가정하면, 전체 지연선 길이는 약 12 mm가 된다. 광학 회로는 기본적으로 패시브이지만, 제조 공정에서 발생하는 위상 오차와 온도 변동을 보정하기 위해 히터가 통합된다. 실리콘의 thermo‑optic 계수(≈1.9×10⁻⁴ K⁻¹)를 이용해 π/2 위상 변화를 얻기 위해서는 약 4.2 K의 온도 상승이 필요함을 계산하였다. 히터는 8 µm 폭, 저항을 절반 수준으로 설계해 전력 소모를 최소화하면서도 충분한 온도 구동이 가능하도록 하였다. 민감도 분석에서는 첫 단계 MZI의 하부 팔을 기준으로 위상(π/2±π/2), 지연(±12.5 ps), 손실(±0.5 dB)을 각각 스윕하였다. 전송 함수(출력 전력 대비 주파수)는 지연 라인 길이에 따라 특정 주파수(예: 6.78 GHz)에서 최대 피크를 보이며, 위상 오차가 0.2 rad 이하일 때 채널 간 누설이 –20 dB 이하로 제한된다. 이는 온도 변동이 ±0.54 K 이하일 때 만족되는 조건이다. 위상 오차가 커지면 피크가 인접 채널로 이동하고, 전력 누출이 급증해 스펙트럼 누설이 발생한다. 또한, MZI의 소멸비(ER)를 분석해 손실·지연 비대칭이 출력 전력 불균형을 초래함을 확인하였다. 첫 단계와 두 번째 단계의 손실·지연 비율을 동일하게 맞추면 전체 시스템의 전력 불일치 비율이 최소화되고, 이를 기반으로 정의한 FOM(figure‑of‑merit)은 전력 불일치 비율과 SNR을 결합한 지표이다. 위상 오차가 0 rad일 때 FOM은 이론적으로 무한대에 가까우며, 0.2 rad를 초과하면 급격히 감소한다. 시뮬레이션 결과, 설계된 OFFT는 10 GHz 입력 신호에 대해 각 채널이 약 10 GHz 간격으로 스펙트럼을 분리하며, 위상 보정이 적절히 이루어질 경우 –20 dB 이하의 채널 간 크로스토크를 유지한다. 이는 통신 시스템에서 요구되는 채널 간 격리 수준과 일치한다. 그러나 실제 구현에서는 제조 공정에서 발생하는 파장 변동, 굴절률 불균일, 히터 전력 불안정성 등이 위상 오차로 전이될 수 있다. 따라서 실시간 피드백 제어 루프와 온도 차폐 챔버를 통한 열 안정화가 필요하다. 결론적으로, 실리콘 포토닉스 기반 OFFT는 디지털 전자 FFT에 비해 전송 지연이 샘플링 주파수에 비례해 선형적으로 감소하는 장점을 갖는다. 또한, 패시브 구조와 온도 구동 위상 보정만으로도 고속(10 GHz 이상) 신호 처리가 가능하며, 면적 효율성(전체 회로 면적 ≈0.012 mm²)과 저전력 히터 구동을 통해 실용적인 집적형 광학 신호 처리 솔루션을 제시한다. 향후 연구에서는 다중‑채널(예: 8‑점, 16‑점) 확장, 전자‑광 혼합 샘플링 회로와의 통합, 그리고 온도 보정 알고리즘을 구현한 실험적 검증이 필요하다.